实验五同步时序逻辑电路分析(2).docx

实验五同步时序逻 辑电路分析学院：信息学院班级（专业）： 通信工程学号：20081060231姓名：王耀斌指导教师：官铮 成绩： 一、 实验目的1、 掌握同步时序逻辑电路的一般分析、设计方法2、 掌握移位寄存器和同步计数器的逻辑功能二、 实验器材1、 直流稳压电源、数字逻辑实验箱、万用表、示波器2、 74LS00、 74LS08、 74LS10、 74LS86、 74LS74、 74LS76三、 实验内容和步骤1、移为型计数器（D触发器）如图4-1所示是由三个集成D触发器首尾相接组成的移为型计数器，第三个触发 器的驱动没有直接使用前一个触发器的输出，而是D3=Ql.Q0,从而改变了输出 状态移位的顺序三个触发器的复位端和置位端各自分别连接在一起，用R，S 信号来控制，显然，在这种连接方式下，触发器的初态只能够被置成Q2QlQ0=000 或UK如果想要设置其他其他状态的初态则应当对置为端（S?、瓦、S分开控 制另外，触发器的时钟脉冲CP,状态的改变发生在输入脉冲的相同时刻，也 就是说，是同步的这一点对同步时序电路的时序性很重要，应当记住用二片74LS74和一片74LS08 （“与”门）建立如图4-1所示实验电路。

其中，CP脉冲输入端接单脉冲端，R. g信号分别用二只逻辑电路开关控制（如果不需要复位和置位功能，也可以把斤、/直接连到+ 5 V）,三触发器的输入一°2、Qp Q的顺序接三只LED从初态@000 = 0 0 0开始，逐次按动单脉冲按钮，验证并记录电路相应的状态变化整理实验数据，分析电路状态的变 化规律，初步画出状态表和状态图，描述电路的逻辑功能最后，检杳你得到的状态数是否已达到三位触发器所能达到的最大状态数 否则，以遗漏的状态为电路的初态（如何做到以想要的状态为初态？），逐个检 验遗漏的状态在脉冲作用下的变化情况，以确定遗漏的状态表和状态图（电路能 否自启动？），并对前面得到的状态表和状态图、逻辑功能描述等进行修订，使其完整电路图：er1=02电路状态的变化规律：Q；,+1 = Qqer1=00图4-1：三位移位型计数器状态表:02QGoer1er12o+1000001001011010001011111100000101010110000111110状态图:实现的逻辑功能：对时钟脉冲进行计数2、同步计数器（J K触发器）与前面第1中的逻辑电路明显不同的是，图4 — 3所示的逻辑电路为M e a 1 y型时序电路，而第1中图4 — 1和图4 — 2都是M o o r e型时序电路（M e a 1 y型与Mo o r e型时序电路之间有什么区别？ ）0其次，图4 —3中的 触发器用的是J K触发器（如果使用7 4 L S 7 6芯片来建立电路，必须注意它 的电源引脚是不同的）。

用 7 4LS76、74LS00、7 4 L S 1 0 和 7 4 L S 8 6 芯片建立如 图4 — 3所示实验电路，参照第1中的实验方法和步骤（注意：该电路除具有时 钟脉冲输入与触发器输出外，还具有输入变量A和输出变量Y ）,分析该计数器 状态变化及输岀变化的规律，画出状态图和状态表，描述该时序逻辑电路的逻辑 功能图4-3：二位同步计数器（JK触发器）Q 畀=2o逻辑表达式:Q：+1 = Qi ㊉3+ 0o) Y = AQ^^A状态表:二erer/z010 00 1/011/00 110/010/01 011/00 1/01 10 0/10 0/1状态图:实现的逻辑功能：当A = 0吋，电路实现加法的功能 当A=1吋，电路实现减法的功能四、思考题试分析下图所示时序逻辑电路的逻辑功能，给出状态表和状态图，并完成实 验验证T1=X, T2 T3 = QI ■ T2状态方程：碍+3 =T1 ❹普+3 = Ti@qa,曙+3 = T3OQ2真值表X麗+鸞+1贮01000000011001001000010010101011011010100100111101101100110110001111111110X=o时，Qi的状态始终与原状态相同，X=1时，状态变化如下：。