电子元器件封装分类型.docx

1 双列直插封装(DIP) 20 世纪 60 年代，由于 IC 集成度的提高，电路引脚数不断增加，有了数十个 I/O 引脚的中、小规模集成电路(MSI、SSI)，相应的封装形式为双列直插(DIP)型，并成为那个时期的主导产品形式70 年代，芯片封装流行的是双列直插封装(DIP)、单列直插封装(SIP)、针栅阵列封装(PGA)等都属于通孔插装式安装器件 通孔插装式安装器件的代表当属双列直插封装，简称 DIP(Dualln-LinePackage)这类 DIP从封装结构形式上可以分为两种：其一，军品或要求气密封装的采用陶瓷双例直插 DIP；其二，由于塑料封装具有低成本、性价比优越等特点，因此，封装形式大多数采用塑料直插式 PDIP塑料双便直插封装(PDIP)是上世纪 80 年代普遍使用的封装形式，它有一个矩形的塑封体，在矩形塑封体比较长的两侧面有双列管脚，两相邻管脚之间的节距是 2．54mm，引线数为6-84，厚度约为 2.0~3．6，如表 2 所示两边平等排列管脚的跨距较大，它的直插式管脚结构使塑封电路可以装在塑料管内运输，不用接触管脚，管脚从塑封体两面弯曲一个小角度用于插孔式安装，也便于测试或器件的升级和更换。

这种封装形式，比较适合印制电路板(PCB)的穿孔安装，具有比 50 年代的 TO 型圆形金属封装，更易于对 PCB 布线以及操作较为方便等特点这种封装适合于大批量低成本生产，便于自动化的线路板安装及提供高的可靠性焊接同时，塑料封装器件在尺寸、重量、性能、成本、可靠性及实用性方面也优于气密性封装大部分塑封器件重量大约只是陶瓷封装的一半例如：14 脚双列直插封装(DIP)重量大约为 1g，而 14 脚陶瓷封装重 2g但是双列直插封装(DIP)效率较低，大约只有 2％，并占去了大量有效安装面积我们知道，衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近 1 越好2 四边引线扁平封装(QFP) 20 世纪 80 年代，随着计算机、通讯设备、家用电器向便携式、高性能方向的发展；随着集成电路技术的进步，大规模集成电路(LSI)I／O 引脚数已达数百个，与之相适应的，为了缩小 PCB 板的体积进而缩小各种系统及电器的体积，解决高密度封装技术及所需高密度引线框架的开发，满足电子整机小型化，要求集成电路封装在更小的单位面积里引出更多的器件引脚和信号，向轻、薄、短、小方向发展那些通孔插装式安装器件已无法满足对集成电路封装严格要求的需要。

代之而起的是表面贴装技术(SMT) 表面贴装技术(SMT)的封装形式主要有小外型封装(SOP)，引线间距为 1．27mm、塑料片式载体(PLCC)，引线间距为 1．27mm、四边引线扁平封装(QFP)等其后相继出现了各种改进型，如 TQFP(薄型 QFP)、VQFP(细引脚间距 QFP)、SQFP(缩小型 QFP)、PQFP(塑封 QFP)、TapeQFP(载带 QFP)和$OJ(J 型引脚小外形封装)、TSOP(薄小外形封装)、VSOP(甚小外形封装)、SSOP(缩小形 SOP)、TSSOP(薄的缩小型 SOP)等，最终四边引线扁平封装(QFP)成为主流的封装形式 表面贴装技术(SMT)是当时流行和热门的印制电路板(PCB)上元件贴装技术，它改变了传统的 PTH 插装形式表面贴装技术由于是无引线的安装，减小了杂散电容和不需要的电感，对高频应用很有利它不需要每条引线有一个安装通孔，从而减少了所需的基板层数而且简化了组装工序，便于元器件的自动供给和自动安装，能达到更高的密度，缩短了印制板上互连线，更有利于电子产品实现轻、薄、短、小化此外，使用表面贴装技术可使重量和体积明显减小，大型有源器件的尺寸均可按 3：1 的比例缩小，小型无源元件可按10：1 的比例缩小，可使 PCB 的尺寸缩小 70％，安装成本可随之降低 50％。

SMT 具有接触面大、可靠性高、引线短、引线细、间距小、装配密度大、电器性能好、体积小、重量轻、适于自动化生产、不需要程序控制、不需要预先准备元件、不需要引线插孔、材料和元件成本较低等许多优点不足之处是在封装密度、I／O 数以及电路频率方面还难以满足专用集成电路(ASIC)、微处理器的发展需要 小外形封装 SOP(Small Outline Package)，它体积窄小，实际上是双列直插式的缩小型，通常采用"欧翼"型引线，最佳的封装引线数为 20 条它便于检查、引线焊接容易，很适合表面贴装(SMT)工艺据统计，2000 年全球，SOP 的 IC 产量占 IC 总产量的 58．4％，占 IC总产量的半壁江山，SOP 仍然受到 IC 用户的青睐 四边引线扁平封装，简称(QuadflatPackage)一般是正方形或矩形封装，引线节距为0．3~1．27mm，有 40-300 条引线，使用最普通的是 160 个管脚，间距 0．65mm；208 个管脚，间距 0．5mm；265 个管脚，间距为 0．4mm，本体尺寸为 28 × 27 的 PQFP，管脚引线分布于载体的四边，厚度约为 0．5~3．6，如表 2 所示，QFP 适合于使用 SMT 在 PCB 或其他基板上表面贴装，封装外形尺寸小，寄生参数减小，适合高频应用，操作方便，可靠性高，适于 SMT 技术要求的低成本封装。

它的四面有欧翘状引脚，I／O 端子数要比两面有欧翘状引脚的 SOP 多得多以 0．5mm 焊区中心距，208 根 I／O 引脚的 QFP 封装的 CPU 为例，外形尺寸 28mm×28mm，芯片尺寸 10mm×10mill，则芯片面积／封装面积=10×10／28×28=1：7．8，由此可见 QFP 比 DIP 的封装尺寸大大减小几种 QFP 封装发展趋势参 见表 3业界专家认为，由于受器件引脚框架加工精度等制度技术的限制，0．3mm 已是QFP 引脚间距的极限，因此也限制了组装密度的提高，QFP 的发展已到了尽头英特尔公司的 80386 处理器采用的就是 QFP 封装方式QFP 封装仍是目前 IC 封装的第二大主流，2000年全球 QFP 封装的 IC 产量仅次于 SOP，占 IC 总产量的 22．1％3 焊球阵列封装(BGA) 20 世纪 90 年代随着大规模集成电路(LSI)、超大规模集成电路(VLSI)、特大规模集成电路(ULSl)和电子产品向便携式、小型化、网格化、多媒体化方向的迅速发展，集成电路的电路门数和芯片 I／O 引脚数急剧增加，体积不断减小，功耗增大，功能增强再采用 QFP 封装技术，只是通过增加 I／O 数，减小引线间距，由于受到加工精度，生产成生和封装工艺的制约，已不能满足电子产品发展对集成电路封装技术提出的更高要求。

这时，以面阵排列、球形凸点为 I／O 引脚、封装密度大为提高的 BGA 便应运而生 焊球阵列封装，简称 BGA(Ball Grid Array Package)它是表面贴装 IC 的一种新型封装形式，其 I／O 端子以圆形或柱状焊点按阵列式式分布在底面上，彻底改变了SOP、PLCC、QFP 引出端分布在两侧或四边的单一封装形式，是 IC 封装的一大进步BGA 封装典型的间距有 1．0mm、1．27mm、1．5mm 几种，如表 2 所示它的引线间距大，引线硬度高，引线长度短，在不增加辅助支撑和周边位置引线前提下大大提高了引线的数量主要有塑封焊球阵列(PBGA)、陶瓷焊球阵列(CBGA)和载带焊球阵列(TapeBGA) BGA 封装可以容纳的 I/O 数超过了以往传统的表面贴装器件，体积小，引脚短而牢固，但引脚间距并不小，易于组装，可返修；自感或互感小，信号传输延迟小，增强了电性能，改善了散热性，有良好的密封性能，较高的可靠性和较低的质量缺陷；具有较低的生产成本，较小的安装面积，较低的安装高度，可与 SMT 工艺兼容厚度和重量都较先前的封装技术有所减少；到目前，提供高脚数封装形式中最具成本竞争力的一种，如若在密度上继续进行改善，因为仍有改善的空间，继续缩小引线间距，改善基板密度与晶片结合的技术，将可望达到 CSP 的封装标准要求；不过 BGA 封装仍然存在着组装焊点检测困难，占用基板面积较大，封装时对潮湿比较敏感等不足之处。

采用 BGA 新技术封装的内存，可以使所有计算机中的 DRAM 内存在体积不变的情况下内存容量提高两到三倍我们从 BGA 正方形与 PQFPI/O 数的比较中可知，对于 32mm×32mm 这一封装尺寸，PQFP 中的 I／O 数约为 184 个管脚，间距为 0．65mm；而 BGA 的 IlO 数约为 600 个管脚，间距差不多是 PQFP 的两倍，为 1．27mm同样，从封装面积比较可知，给定封装脚数，PQFP 封装需要的面积最大，例装芯片封装(FC)需要的封装面积最小，BGA 封装需要的封装面积介于二者之间，小于 PQFP 而大于 FC 封装 2000 年全球 BGA 封装产量占 IC 总产量的 7％，今后将以 28．1％的速率增长业界人士普遍认为，BGA 的出现是 IC 封装技术的一个重大突破这不仅是因为它能够安排更多的I／O，更重要的是，可以按照集成电路的功能，设计成两层到几层，并且可以用于 MCM(多芯片模块)封装BGA 封装适用于高脚数 IC 产品，以逻辑产品为主，配合未来 SOC 发展趋势， 如结合微控制器(MCU)、数字信号处理器(DSP)、标准单元(StandardCell)、硅智产(SIP)所组成之 SOC 产品、绘图芯片。

BGA 以其性能和价格优势已经成为封装技术的主流，英特尔公司的 80486、Pentium、P2、P3、P4 等采用的都是这一类封装4 芯片规模封装(CSP) 20 世纪 90 年代末期，随着信息化步伐的加快，笔记本电脑、移动通信、掌上电脑、数码相机等手持产品的普及，以及真正意义上多媒体时代的到来，一直在寻找着更轻、更薄、更紧凑、更低成本，同时又有良好的电气性能，高速、高可靠、高封装密度、易于工业自动化大生产新的封装技术和封装形式，进人了飞速发展时期CSP 以其成熟的工艺、较低的制造成本、便利而又最有发展潜力的封装形式诞生，并在高密度微电子封装技术领域占有一席重要的位置 CSP 芯片规模封装(Chip Scale Package)和芯片尺寸封装(Chip Size Package)CSP 是在BGA 基础上发展起来的，被业界称为单芯片的最高形式，其定义为封装面积不大于 1．2 倍芯片尺寸的一种封装由于 CSP 封装的面积大致和芯片一样，它大大节约了印制电路板的表面积其外引线为小凸点或焊盘，既可四周引线，也可以底面上阵列式布线，引脚间距为 0．5mm、0．75mm、1．0mtn通常把 CSP 分为四种类型：即刚性基片类、柔性电路垫片类、引线框架类和晶圆片级组装类。

CSP 和 BGA 很容易区分，球间隔小于 1．0mm 的封装为 CSP，球间隔大于或等于 1．0mm 的封装为 BGACSP 封装可以让芯片面积与封装面积之比超过 1：1．14，已经相当接近 1：1 的理想情况，绝对尺寸也仅有 32 平方毫米，约为普通 BGA 的三分之一，仅仅相当于 TSOP 内存芯片面积的六分之一它体积小，是目前为止体积最小的封装 LSI；相同尺寸的 LSI，其引脚最多；保护裸芯片；可焊接、安装和修理更换；高度小，易于贴装；噪声低，干扰小，屏蔽效果好，电性能和散热性能好；封装的焊接失效率只有成熟的细间距有引线元器件焊接失效率的几分之一；组装工艺基本上与 SMT 的组装工艺相一致，可全面老化、筛选与测试，可成为真正已知好的芯片(KGD)CSP 是实现高密度化、微型化安装较为理想的新技术上述的诸多优点使它成为目前和今后最具优势的高密度电路组装方法之一但因其制作工艺复杂，同时对材料的匹配性及监测设备的要求较高，其造价要高于相应的 BGA 产品随着相关技术问题的解决，CS。