第9章 并行输入.doc

第 8 章 并行输入/输出接口8.1 并行接口的基本概念一、并行通信和串行通信二、并行接口概述8.2 可编程并行接口 8255A 一、8255A 引脚、编程结构二、8255A 的控制字三、8255A 的工作方式四、8255A 的应用举例8.1 并行接口的基本概念一、并行通信和串行通信二、并行接口概述一、并行通信和串行通信通信指计算机与外设、计算机与计算机间的信息交换通信的基本方法: 并行通信和串行通信 并行通信 将数据的各位同时在多根并行传输线上进行传输数据的各位同时由源到达目的地 → 快多根数据线 → 距离短、远程费用高并行通信适于短距离、高速通信 串行通信将数据的各位按时间顺序依次在一根传输线上传输 数据的各位依次由源到达目的地 → 慢数据线少 → 远程, 费用低串行通信适于长距离、中低速通信二、并行接口概述 并行接口连接 CPU 与并行外设，实现 两者间的并行通信，在信息传送过程中，起到输出锁存或输入缓冲的作用 并行接口的典型硬件结构包括：1、一个或一个以上具有锁存或缓冲的数据端口2、与 CPU 进行数据交换所必须的控制和状态信号3、与外设进行数据交换所必须的控制和状态信号4、端口译码电路5、控制电路输入过程外设将数据=>接口→状态线“数据输入准备好”=1；→接口把接收到数据输入缓冲寄存器；→数据输入回答=1，作为对外设响应信号；→外设撤消“数据”和“数据输入准备好”信号；¿ CPU 从接口读取数据→接口收到数据，设置“输入准备好”状态位；→供给 CPU 查询 或问 CPU 发中断请求；→ CPU 从接口读取数据，接口自动清除状态寄存器输入准备好状态位（准备好） ；→数据总线处于高阻状态。

开始下一个输入过程输出过程输出 ：每当外设从接口取走一个数据以后，¿ CPU 往接口中输出数据→接口中状态寄存器发中断请求；（“输出准备好”=1，表示 CPU 可以往接口中输出数据）→ CPU 向接口输出数据，数据到接口缓冲寄存器；→接口自动清除“输出准备”好¿ 将数据送往外设：接口向外设发送一个“驱动信号” ，启动外设接收数据→外设收到数据向接口发一个“数据输出回答”信号；→接口收到的信号将状态寄存器中“输出准好”=1；→ CPU 输出下一个数据 不可编程并行接口和可编程并行接口 不可编程并行接口的工作方式和功能: 是由硬件接线决定，不能用软件来控制 可编程并行接口的工作方式和功能: 可用软件编程的方法改变，使接口具有更大的灵活性和通用性8.2 可编程并行接口 8255A 一、8255A 的引脚、编程结构二、8255A 的控制字三、8255A 三种工作方式四、8255A 的应用举例一、8255A 引脚、编程结构Intel 系列的 8 位并行接口芯片通用性强，使用灵活可用程序设置和改变芯片的工作方式是一种典型的可编程并行接口芯片1. 数据端口 A、B、C 每个端口 8 位，通过编程设定其为输入口或输出口 可用来和外设传送信息2. 控制端口 D (A 组和 B 组控制电路)8 位端口，无对外引脚控制端口的内容决定 A 口、B 口、C 口的工作状态(输入或输出)和工作方式（方式 0、1、2）, 起控制作用。

3. 数据总线缓冲器(引脚 D0~D7)由 1 个 8 位双向三态缓冲器构成 8255A 内各端口通过数据缓冲器与系统总线相连CPU 与端口 A、B、C 间传送的数据，以及 CPU 写入控制端口 D 中的控制字均通过数据缓冲器传送4. 读写控制电路 (引脚 CS、 RD、 WR)控制数据总线缓冲器的状态数据总线缓冲器有 3 种状态：输入、输出、高阻态 5. 片内译码电路 (引脚 A1、 A0)二、8255A 的控制字8255A 控制口 D 的内容对数据端口 A、B、C 起控制作用，故称为 8255A 的控制字。