实验Quartus运用（页）.docx

实验一 Quartus II的运用——用原理图输入法设计电路 实验课时：2实验类型：(验证)实验要求：(必修)一、 实验场地与环境(1) 电了信息工程实验室2) 安装好Quartus II软件二、 实验目的及内容实验目的：熟悉利用Quartus 11的原理图输入方法设计简单组合电路，通过 加法器或3人表决器的设计把握利用EDA软件进行原理图输入方式设计，熟悉 电了线路设计的详细流程半加器原理图设计1、 为此半加器的设计建立一工作目录，如 D:\ADDER注意，目录名必须用英文字母，不可用中文！2、 打开QUARTUSII软件，选菜单File T New ,在File Type窗中选 Device File^Schmatic File t OK3＞点鼠标右键，在跳出的窗中选 Enter Symbol项，准备通过此窗口输入所需的元件双击文件库 uSymbol Librariesw 中的 d:\ QUARTUSII\... \prim,在"SymbolFiles”窗中选与门and2，并双击，此时与门将进入图形编辑窗中以同样方法, 将或门or2、与非门NAND2和非门not调进图形编辑窗，再将它们连接成图。

4、选 aEnter Symbol” 窗，再用键盘在 Enter Symbol 窗的 Symbol Name 中输入“input”再点击OK,将获得一个输入引脚，以同样方法，获得另一输 入引脚5、输入“output”，得到输出引脚6、在左上输入脚的"PIN-NAME"双击使其变黑色，用键盘输入“a”；以同样方法在另三个引脚上输入“b”、“co”和“so”7、存盘：点击“File "Save As ”，选出刚才为自己的工程建立的目 录:D： \ADDER,将已设计好的图文件取名为:“adde匚bdf”,并存在此目录内8、 先点主窗口左角的菜单项QuartusII中的Compiler项，以便对已设计好 的半加器进行综合在跳出的Compiler窗口中，还要做三件事才能进行正式 编译综合：EP1CQ240C8(1) 首先将此项设计设定为工程文件：选File Project Name在跳出 Project Name窗中找到D:\ADDER 0录，输入工程名称如：“adder.qdf”文件,添 加“adder.bdf”文件到工程文件(即顶层文件)；(2) 选芯片：选主窗口上端的“Assign” —> “Device”项，选好芯片， 然后点击Compiler窗下的“Start”，开始首次编译，以便将所选芯片的引脚信息 进入设计文件中(若在编译中出现一些文字，可选“Processing”项中的“Fitter Settings”，在跳出的窗中，关闭“Use Quartus Fitter...”项，点 OK。

再点“Start 重新进行一次编译，如果不出现，则不必作此操作)3) 确定半加器将在此芯片中的具体引脚：同上，在“Assign”中选“Pin / Location / Chip项，在跳出的窗口中的Node Name项中输入引脚名a ,这时"PinType”项会出现“Input”指示字，表明a的引脚性质是输入，否则将不出 现此字此4个引脚的选择方法是根据《FPGA/CPLD实验指导书》表格中获得9、 正式编译综合：至此，可在主窗口中进行正式编译综合了，点击Start, 进行编译10、仿真测试：以下是对设计的半加器的逻辑功能进行仿真的步骤:(1) 点 “File” t “New” t 选 ^Waveform Editor file点 OK,把跳出的波形编辑窗屏幕放人2) 选 “Node” 项中的 “Enter Nodes from SMF”，在跳出的窗中点 “List”, 将列出半加器的所有信号引脚名：a、b、co、so；再点击符号“=>”，然后点击 OK,就可以看到它们都已进入波形编辑窗了3) 点左侧的“一”号几下，使图形缩小，再用鼠标在“b” 一行中拖动， 成黑条，再点击左列的“1”，表示输入为高电平。

同样，在“a”行中也随机拖 一些高电平和低电平4) 存盘：点File^Save将此波形文件以adder.scf名存在自己的耳录D:\ADDER 中5) 开始仿真运算：选uQuartusEI”项中的"Simulator”,点击此窗的“Start",再点“OK”进入波形窗中，就能看到此半加器的输入与输出波形了，并能了解 它们的延时情况11、 编程下载和硬件测试：(1) 选” QUARTUSII ”项中的“Programmer”项，将跳出编程器窗 "Programmer”，选“Options”项中的uHardware Setup在此窗的下拉窗中选 ^ByteBlaster (MV)”项，点击 OK 即可2) 将实验板连接好，接好电源，点"Configure",即进行编程下载3) 选实验电路模式“NO.5”，此吋“键1"的输出代表加数a； “键2”的 输岀代表加数b；进位输出co rfl数码管“D1 ”的显示表示，加和输出so市数码 管“D2”的显示表示12、 利用半加器设计1位全加器：(1) 在打开含有半加器的图形编辑窗的条件下，选择“FILE”下拉菜单, 点击"Create Default Symbol”项，使此半加器变成一个元件，存入用户的目录 中。

2) 退出图形编辑窗，在按以上“2、3”的步骤，打开另一图形编辑窗, 即可在自己的目录内看到已存入的半加器元件名，把它调进图形编辑窗，并连接 完成全加器的设计，存盘取名必须取另一名字然后再进行芯片选定、编译、综 合、仿真、引脚锁定，编译/综合及下载测试等步骤表决器原理图设计基本原理：三个输入按钮，在表决任务中如果有两个或两个以上人同意时，表决结果为同意假设同意逻辑关系为高电平“1”，不同意为逻辑关系“0”，表决通过输出高电平“1”，不通过输出低电平“0”参考电路如2- ・ • ▲・ *SW2 C—< 2」SW3 CCH实验任务：完成原理图输入、编译、综合、适配、仿真、实验板上的硬件测 试，并将此表决器电路设置成一个硬件符号入库键1、键2、键3(PIOO/1⑵分 别接ain> bin、cin；用发光管D1(PIO8)表示表决结果建立一个更高层次的原 理图设计，利用以上获得的结杲，建立9人表决电路，并完成编译、综合、适配、 仿真和硬件测试三、实验报告实验报告按实验目的和实验步骤写出实验过程，详细叙述3人表决器的设 计流程；描述层次的原理图设计方法，记录设计电路对应的仿真波形图，并分析 结果的止确与否；最后给出硬件测试流程和结果。

实验记录写出实验中出现的错误及解决办法EP1C12Q240C8附件：引脚锁定可参考电路实验箱N0.5电路，如下图所示实验屯路结构图"0.5四、思考题要求：1、 以1位二进制设计半加器为基本元件，并讨论此加法器的电路特性2、 运用或门和半加器，最后完成顶层文件全加器的设计和测试，分析仿真波形图，书写报告。