第十章集成电路的测试与封装课件

1、第十章 集成电路的测试与封装,10.1 集成电路测试 10.2 故障模型 10.3 故障模拟与分析 10.4 可测性设计 10.5 集成电路的可靠性 10.6 典型的测试和检查过程 10.7 封装的作用 10.8 封装类型和封装技术 10.9 封装时的热设计 10.10 如何选择封装形式,第十章 集成电路的测试与封装,第6章和第4章分别介绍了集成电路的设计与制造流程，但集成电路的生产过程中还有两个非常重要的环节-测试和封装、无论从电路性能、可靠件还是生产成本的角度，测试和封装在集成电路的生产过程中都占有重要的地位。,10.1 集成电路测试,根据集成电路产品生产所处的不同阶段与不同目的，测试大致可以分为3种类型：在产品的研发阶段，为了检测设计错误而进行的测试(设计错误测试)；在芯片生产阶段，为了检测产品是否具有正确的逻辑操作和正确的功能而进行的测试(功能测试)；在产品出厂前，为了保证产品的质量与可靠比，需要进行的各种测试(产品测试)。,10.1 集成电路测试,10.1.1 设计错误测试 设计错误测试的主要目的是发现并定位设计错误，从而达到修改设计，最终消除设计错误的目的。 设计错误的主要

2、特点是同一设计在制造后的所有芯片中都存在同样的错误，这是区分设计错误与制造缺陷的主要依据。,10.1 集成电路测试,10.1.2功能测试 这里所说的功能测试主要是针对制造过程中可能引起电路功能不正确而进行的测试，与设计错误相比，这种错误的出现具有随机性，测试的主要目的不是定位和分析错误而是判断芯片上是否存在错误，即区分合格的芯片与不合格的芯片。 功能测试的困难源于以下两个方面： (1)一个集成电路具有复杂的功能，含有大量的品体管； (2)电路中的内部信号不可能引出到芯片的外面，而测试信号和测试结果只能从外部的少数管脚施加并从外部管脚进行观测。,10.1 集成电路测试,10.1.2功能测试 测试的过程就是用测试仪器将测试向量(1和0组成的序列)通过探针施加到输人管脚，同时在输出管脚上通过探针进行检测，并与预期的结果进行比较。高速的测试仪器是非常昂贵的设备，测试每个芯片所用的时间必须尽可能地缩短，以降低测试成本。,10.1 集成电路测试,10.1.2功能测试 比如说有一输入管脚数为64的电路，要对它进行彻底地测试，需要外加264次的输人(测试向量)和进行264次的检测。另一方面，多数集成电

3、路内部还含有锁存器、触发器等时序电路单元，它们都有两种状态，若要覆盖所有的可能性，内部状态的每一种组合也要进行测试。如果一个集成电路的输入管脚数为N，内部含有M个双稳态单元(触发器或锁存器)则所需要的测试向量为2M+N。一个规模很小的专用集成电路(ASIC)，有可能达到N25，M=50，就要求有275个测试向量(近似于3.81022个)。假如今这么多的测试向量，假如以每个测试向量1us的速率加到电路上。那测试一遍需要十亿年，,10.2 故障模型,对于一个集成电路来说。尽管物理上会有很多类型的故障发生，但这些故障反映有数字电平上就是没有按照预期从1变为0或从0变为1。这叫做固定值故障模型。如有一个逻辑门，共输出由于工艺上的某种原因，造成电平始终固定为1状态，它不随输入端的信号变化而改变，这就称为具有固定1故障。如输出始终处于逻辑0状态就是具有固定0故障。固定值故障可能布一块集成电路中的任何一个节点发生。如果集成电路中有n个节点，就有 个可能的故障(每个节点有可能固定0或固定1)，设计者应生产一个相对短的测试向量集，尽可能多地显示这些故障。,10.2 故障模型,以下通过一个输出端带有固定1

4、故障的2输入与非(NAND)门来说明如何生成测试向量。如图10-1所不，A、B输入为00、01、10时，该故障门仍能给H1正确的输出即逻辑1唯一能显示出故障的输入是11，因为这时输出仍然是1而不是期望的0。如果与非带有固定0故障，则除11以外的任何一个输入(即00、01、10中的任何一个)都可以显示出故障。因此此对一个2输入与非门，只要两个测试向量就足以显示出这两种故障。,10.2 故障模型,为了测试一个电路中策部分的故障，设计者所设计的测试向量，一定要能使给出的输出区别于没有故障时的输出。如一些故障能被一组输入的测试向量检查出来。我们就称这些故障被这组测试向量所覆盖。被一个测试向量序列所覆盖的故障数占电路中所有可能的故障数的比率就叫做故障覆盖率。,10.3 故障模拟与分析,一组测试向量测试到存在故障的效率是通过故障模拟来确定的。 (1)针对一个输入测试向量，每次只对一个故障进行模拟。进行模拟后对电路的实际输出与电路没有故障时的输出进行比较，一旦出现区别，这个故障就列出来作为被这个特定的输入向量测试到的故障，在以后的步骤中就不在处理这个故障。如此不断重复，直到电路节点上所有设置的固定故

5、障都被模拟过一遍。 (2)依次对另一个输入测试向量重复执行步骤(1)，但只是针对没有被前面的测试向量所覆盖的故障做模拟。这样没有被测试到的故障数就逐渐减少。,10.4可测性设计,对一个小规模的集成电路，一个有经验的设计者可以设计出一套高故障覆盖率的测试向量。然而，随着电路复杂件的增加，设计高故障覆盖率的测试向量序列就越来越困难，因为深嵌在电路内部节点的可访问性(即可控制性和可观测性)降低。这里提出了两个关键性概念即可控制性利可观察性。可控制性是对电路中的每一个节点都能进行置位和复位。可观察性是能直接地或间接地观察到电路中任何节点的状态。,10.4可测性设计,可测性设计DFT(design for testability)是要在原有的设计中加一些额外的电路模块来实现自动测试。最常用的方法是扫描路径(scan Path)法和内建自测试BIST(built in self-test)法。,10.4可测性设计,10.4可测性设计,每一组测试向量在时钟 (CLK)和测试模式控制端(T)的控制下，通过如描路径进行测试，具体过程如下：在测试模式下(T=1)将一个巳知的测试向量串行地由扫描输入端移入扫

6、描路径上的各个触发器，施加到次级输入端。每个时钟周期移1位；电路转入正常工作模式(T0)一个时钟周期，初级输入端的测试向量并行地施加到初级输入端，并从初级输出端读出相应的输出数据，次级输出端的输出并行地锁存到扫描路径上的各个触发器；进入测试模式 (T1)，在时钟信号的控制下，组合逻辑次级输出端的输出串行地从扫描输出端读出，每个时钟周期输出1位数据。这个过程可以用图10-3来表示，和步均需要n拍时钟，其中为扫描链深度。,10.4可测性设计,BIST最通常的形式是，将正常电路中的触发器重新连接成一个准随机测试向量发生器、一个响应累加器或一条扫描路径，再外加一些额外的测试电路，称为内建逻辑模块观测器BILBO(built-in-logic-block observer)。在测试模式下，它可以自动地实现测试， 并给出一个二进制的输出信号，如果所有的电路功能正确，输出为正确值，否则为错误值。这里不作详述。 需要指出的是，上述的测试方法都会额外增加测试电路，使芯片的面积增加、速度下降，通常，芯片面积可能增加约10-20。然而。为了满足芯片在各种应用中的可靠性要求，这样的代价是必须的。,10.5 集

7、成电路的可靠性,从质量和可靠性的要求出发，对集成电路的测试可以分为两类：电学测试和环境测试。电学测试的内容包括直流、交流相瞬态性能。环境测试是测试电路在较宽的环境变量范围内，如温度、湿度、振动和机械拉力等变化时所造成的影响。测试的严格程度取决于所制订的质量和可靠性的目标。 产品的测试有多种。有些测试是毁坏性的，只能在样品上进行，做过这些测试的样品就不能在进入产品系；有一些测试虽然是非毁坏性的，但由于时间费用的原因也只能在样品系上做、做过这些测试的样品还可以进入产品系。这两类测试都是针对样品系进行，因此称为抽样测试。抽样可以按L产的批次每次进行，也可以定期进行。另一种是对每个器件都要按正常的生产流程进行测试的，称为筛选测试。,10.5 集成电路的可靠性,典型的集成电路产品失效率遵循图10-4所示的曲线，初期的高失效率是由于潜在的制造缺陷。这种失效率可以通过严格的测试而大幅度降低，然而这种测试成本很高，因此要在测试成本和保修代价之间加以平衡。,10.6 典型的测试和检查过程,1.圆片测试 圆片测试是对圆片上的每个管芯作简单的电学测试，不合格的管芯用墨水做上记号以便在管芯被划开之后可以挑出并

8、抛弃。 2管芯目检 圆片测试后，余下电学上合格的管芯通过日检检查金属上是否有划痕，管芯边缘是否有碎片或裂纹，历焊块上是否有钝化物等。任何通不过这种检查的管芯也将被抛弃。 3密封前目检 一旦管芯被装配到管壳内并将焊丝压焊好后，在包封前要对连接后的情况进行目检。这主要是检查焊丝压焊、管芯粘贴是否有问题，芯片是否有损伤，管腔或管脚上是否有异物等。,10.6 典型的测试和检查过程,4管芯粘贴测试 包封前要抽出一批样品测试管芯粘贴的强度。它是用工具在管芯上施加一个剪切力，使管芯从管腔中脱开。这是一种毁坏性试验，用来测试管芯粘贴的完整性。芯片失效通常是由于管芯下面有空隙或管芯与管腔底部粘贴质量不好而造成的。管芯粘贴不好会使从管芯到管腔的热阻增加、管芯散热不好而导致芯片温度偏高。最坏情况下，管与管腔间的粘贴变松，导致爪焊丝被拉断。 5压焊强度测试(read bond strength) 包封前抽出一批样品。用工具加力使焊丝脱落，这是一种破坏性的试验，用来测量焊丝压焊的强度。,10.6 典型的测试和检查过程,6.稳定性烘焙 在不加电的情况下，将电路放置在150的烤箱中进行烘焙，使得芯片表面游离的离子重

9、新分布，以达到稳定性能的目的。 7.温度循环测试 在不加电的情况下，交替地加热和冷却电路。这种热冲击将使处于临界故障的封装破裂，存代管芯粘贴故障的管芯从管腔脱落等。 8.持续加速度测试 将密封前的电路放在离心力相当于30000倍的重力下测试。这项测试主要是枪测焊丝压焊、封装和管芯粘贴的完整性。,10.6 典型的测试和检查过程,9.渗漏测试 这项测试是在不加电条件下，针对陶瓷管腔封装的电路进行的。电路放置在高压氨气环境中，氦气超过管壳的针孔或裂缝渗入管脾内，然后再将电路放到真空室中，通过一个分光计测量从管腔中漏出的氦气比率。这项测试的日的是检查封装的完整性，消除电路可能在高湿度环境下的失效。 10老化前电测试 在25下对电路进行完整的功能测试。,10.6 典型的测试和检查过程,11.高低温电测试 这是在指定的高温和低温下对电路进行完整的功能测试。如果不再进行老化，这将是最历的电测试。 12.高温老化 在规定的时间内，在125下对电路进行电冲击测试，这个过程可以加速失效率，使得处于临界状态的电路在老化期间失效。 13.老化后点测试 14.外观目检 这项是最后的目检。目前是保证封装后引脚和标记没有缺陷。,10.7封装的作用,对封装的要求有以下几个方面： (1)对芯片起到保护作用。封装后使芯片不受外界因素的影响而损坏，不因外部条件变化而影响芯片的正常工作； (2)封装后芯片通过外引出线(或称引脚)与外部系统有方便相可靠的电连接； (3)将芯片在工作中产生的热能通过封装外壳散播出去，从研保证芯片温度保持在最高额度之下； (4)能使芯片与外部系统实现可靠的信号传输，保持信号的完整性。,10.7封装的作用,10.8 封装类型和封装技术,封装有两大类；一类是通孔插入式封装；另一类为表面安装式封装。每一类中又有多种形式。表10-1和表10-2是它们的图例、英文缩写、英文全称和中文译名。图10-6示出了封装技术在小尺寸和多引脚数这两个方向发展的情况，,10.8 封装类型和封装技术,10.8 封装类型和封装技术,10.8 封装类型和封装技术,为突破引脚数的限制，20世纪80年代开发了PGA封装，虽然它的引脚节距仍维持 在2.54mm或1.77mm，但内于采用底面引出方式，因面引脚数可高达500条-600条。 随着表面安装技术的出现，DIP封装的数量逐

《第十章集成电路的测试与封装课件》由会员我***分享，可在线阅读，更多相关《第十章集成电路的测试与封装课件》请在金锄头文库上搜索。