DSP原理与应用课程设计信号采集和滤波DSP程序设计.docx

信号采集和滤波DSP程序设计课 程 设 计 报 告名 称 DSP原理与应用课程设计 题 目 信号采集和滤波DSP程序设计 指导教师 潘建军/沈冰夏 设计起止日期 2015.11.16至2015.12.18学 院 信息与通信工程学院 专 业 电子信息工程 学生姓名 李岩 班级/学号 电信1301/20130109 成 绩 目 录目 录第一章 概述 11.1 课程设计目的 11.2 课程设计所用设备 1第二章 课程设计原理 12.1 A/D原理 12.1.1 模数转换器结构和时序 12.1.2 模数转换器的寄存器 32.2 FIR 滤波器设计原理 62.3 FIR滤波的DSP程序设计 6第三章FIR数字低通滤波器的MATLAB设计 8第四章 ADC信号采集和滤波DSP程序设计 94.1 采集信号频率 94.2 课设结果截图 94.2.1. AD采集两路信号的时频图 94.2.2. 两路信号混合后波形图 104.2.3. 滤波后波形图 11第五章 结束语 13信号采集和滤波DSP程序设计第一章 概述1.1 课程设计目的 l 掌握TMS320VC5509A片内模数转换器（ADC）的控制方法。

l 掌握TI DSP 系统的软件开发l 设计TMS320VC5509A DSP系统的AD采集程序l 设计FIR滤波器系数l 对采集的信号进行FIR滤波1.2 课程设计所用设备l 计算机：安装软件开发工具CCStudio v3.3，完成系统的软件开发，进行硬件仿真调试，MATLABl ICETEK–VC5509-AG-EDU 实验箱：包括p 信号源p 实现硬件仿真调试时与硬件系统的通信、控制和读取硬件系统状态和数据的开发系统(ICETEK 5100-USB 仿真器模块)p 提供软件运行和调试的平台和用户系统开发的参照的评估模块(ICETEK VC5509-A)l 示波器：观察DSP输入输出信号的波形和频率第二章 课程设计原理2.1 A/D原理2.1.1 模数转换器结构和时序在数字信号处理器的具体应用中往往需要采集一些模拟信号量，如电池电压、面板旋钮输入值等，模数转换器就是用来将这些模拟量转化为数字量来供DSP使用TMS320VC5507/5509片内模拟-数字转换器（ADC）方框图如图1所示TMS320VC5509A有三种封装，本次课程设计所用瑞泰创新公司生产的TMS320VC5509A DSP系统的评估板上焊接了144管脚薄型四方扁平封装的TMS320VC5509A（PGE 后缀）。

本课程设计所使用的TMS320VC5509A DSP只能同时支持两路的信号采集TMS320VC5509APGE的片内模数转换器支持两路输入，管脚分别为AIN0和AIN0片内ADC具有如下特性：l 带内置采样和保持的10 位模数转换模块ADCl 最小转换时间为500nsl 最大采样率为21.5kHz （最小采样周期：103/21.5=46.51163μs） 图1 ADC方框图 模数转换器采用连续逼近式结构，在模数转换器内部用了三个可编程分频器来灵活地产生用户需要的采样率整个模数转换过程分为两个周期——采样/保持周期及转换周期，如图2所示1）采样/保持周期是采样/保持电路采集模拟信号的时间，这个周期大于或等于40μs；（2）转换周期是RC比较网络在一次采样中完成逼近处理并输出A/D转换结果的时间，这需要13个转换时钟周期ADC转换时钟的最大频率为2MHz图2 转换时序图l 模数转换模块接到启动转换信号后，按照设置开始进行相应通道的数据采样转换l 经过一个采样时间的延迟后，将采样结果放入AD 数据寄存器中保存l 转换结束，设置标志l 等待下一个启动信号由于TMS320VC5509A DSP 片内的A/D 转换精度是10 位的，ADC数据寄存器(16 位)的最高位(第15 位)表示转换值是否有效(0 有效)，第14-12 位表示转换的通道号，第11-10位为保留字段，低10 位为转换数值，所以在保留时应注意取出结果的低10 位，再根据高4 位进行相应保存。

2.1.2 模数转换器的寄存器 模数转换器的寄存器包括ADC控制寄存器（ADCCTL）、ADC数据寄存器（ADCDATA）、ADC时钟分频寄存器（ADCCLKDIV）和ADC时钟控制寄存器（ADCCLKCTL）表1 模数转换器 (ADC) 的寄存器WORD ADDRESSREGISTER NAMEDESCRIPTION RESETVALUE†0x6800ADCCTL[15:12]ADC Control Register0111 0000 0000 00000x6801ADCDATA[15:0]ADC Data Register0111 0000 0000 00000x6802ADCCLKDIV[15:0]ADC Function Clock Divider Register0000 0000 0000 11110x6803ADCCLKCTL[8:0]ADC Clock Control Register0000 0000 0000 0111† Hardware reset; x denotes a “don’t care.”l ADC控制寄存器(ADCCTL)：发送转换通道号和启动命令，然后循环等待转换结果，最后将结果保存。

表2 ADC控制寄存器ADCCTL位字段数值说明15ADCSTART01转换开始位无效转换开始在转换结束后，如果ADCSTART位不为高，模数转换器自动进入关电模式14-12CHSELECT000001010011100-111选择模拟输入通道选择AIN0通道选择AIN1通道选择AIN2通道（BGA封装）选择AIN3通道（BGA封装）所有通道关闭11-0Reserved保留，读时总为0l ADC数据寄存器(ADCDATA)：只读寄存器，显示AD转换是否正在进行中以及通道号，存放采样数据表3 ADC数据寄存器ADCDATA位字段数值说明15ADCBUSY01模数转换标志位：采样数据已存在正在转换之中，在ADCSTART置为1后，ADCBUSY变为1，直到转换结束14-12CHSELECT000001010011100-111标志采集数据的通道AIN0通道AIN1通道AIN2通道（BGA封装）AIN3通道（BGA封装）保留11-10Reserved保留，读时总为09-0ADCDATA模数转换数据字段存放模拟信号的10位转换结果l ADC时钟分频寄存器(ADCCLKDIV)：显示转换时钟的分频值和采样保持时间。

表4 ADC时钟分频寄存器ADCCLKDIV位字段数值说明15-8SAMPTIMEDIV0-255采样和保持时间分频字段该字段同CONRATEDIV字段一起决定采样和保持周期ADC Sample and Hold Period =(ADC Clock Period) ×(2×( CONRATEDIV + 1 + SAMPTIMEDIV))7-4Reserved保留3-0CONRATEDIV0000-1111转换时钟分频字段，该字段同SAMPTIMEDIV字段一起决定采样和保持周期ADC Conversion Clock = (ADC Clock) / (2 ×(CONRATEDIV + 1))l ADC时钟控制寄存器(ADCCLKCTL)：存放CPU时钟分频数，并确定是否将ADC置于低功耗状态表5 ADC时钟控制寄存器ADCCLKCTL 位字段数值说明15-9Reserved保留8IDLEEN01模数转换器时钟使能位时钟使能在运行休眠指令时时钟停止7-0CPUCLKDIV0-255系统时钟分频字段ADC Clock = (CPU Clock) / (CPUCLKDIV + 1)本设计中DSP系统CPU时钟为144MHz。

1）首先对CPU时钟分频，产生模数转换器时钟(ADC Clock)，该时钟应尽量运行在较低频率下，以降低功率消耗，在本例中模数转换器时钟是通过对系统主时钟36分频产生的，则此时模数转换器时钟=144MHz/36=4MHz，根据公式 ADC Clock = (CPU Clock) / (CPUCLKDIV + 1) 得出CPUCLKDIV =35；（2）对模数转换器时钟分频产生模数转换器转换时钟（ADC Conversion Clock），该时钟最大值为2MHz，为了获得2MHz的模数转换器转换时钟，则需要对模数转换器时钟2分频，由 ADC Conversion Clock = (ADC Clock) / (2 ×(CONVRATEDIV + 1)) 得出CONVRATEDIV=0 ADC 转换时间 = 13 ×(1 / ADC Conversion Clock) ADC 转换时间 = 13 × (1 / (2 MHz)) = 6.5μs；（3）对采样和保持周期进行设置，这个值必须大于或等于40μs ADC Sample and Hold Period = (1 / (ADC Clock)) × (2 ×(CONRATEDIV + 1 + SAMPTIMEDIV)) = (1 / (4 MHz)) × (2 ×(0 + 1 + SAMPTIMEDIV)) = 250 ns× (2 ×(0 + 1 + 79)) = 40μs SAMPTIMEDIV =79；（4）ADC整个转换时间（ADC Total Conversion Time）为40μs的采样和保持时间加上6.5μs的转换时间等于46.5μs，采样率=1/46.5μs =21.5 kHz。

2.2 FIR 滤波器设计原理设计FIR低通低通滤波器的幅度响应和性能如图3所示图3 低通滤波器的幅度响应和性能ωp为 通带截止频率，ωs为阻带截止频率，ωc为截止频率δp峰值通带波纹δs为最小阻带衰减2.3 FIR滤波的DSP程序设计FIR滤波器输出y(n)是输入数据和系数的。