您所在位置：网站首页 > 高等教育 > 大学课件人民大2024数字电子技术课件项目4 触发器及应用

人民大2024数字电子技术课件项目4 触发器及应用

22页

卖家[上传人]：AZ****01

文档编号：480939305

上传时间：2024-05-07

文档格式：PPTX

文档大小：3.42MB

文档加载中……请稍候！
如果长时间未打开，您也可以点击刷新试试。

下载文档到电脑，查找使用更方便

19 金贝

/ 22 举报版权申诉马上下载

文本预览

下载提示

常见问题

1、数字电子技术 1任务1RS触发器 2任务2JK触发器项目四触发器及应用 3 3任务3D触发器任务1RS触发器111.认识机械开关触点抖动引起的脉冲输出波形，如图所示。一、任务描述2解决机械开关抖动现象的一种硬件方案如下图所示。它利用基本RS 锁存器的存储作用消除开关触点振动所产生的影响，称为去抖动电路。任务1113.连接仿真电路并测试波形如图示。任务111 1.电路结构基本RS触发器又称为SR锁存器，是能够存储一个状态的电路。为了让电路拥有自己的“状态”，必须要有某种“反馈”机制，将输出输入形成一个闭环。基本RS触发器的逻辑图和符号如图所示。它由两个与非门交叉耦合组成。二、基本RS触发器任务1112.工作原理任务11 研究触发器功能的重点，在于状态是如何随输入和现态变化。为此，我们要区分“现态”和“次态”，现态作为输入出现，表示触发器在时钟脉冲作用前的状态，次态则作为输出，表示触发器在同步脉冲作用后的状态。现态用Qn表示，次态用Qn+1表示。在每一个时刻，存储电路都经历了如下三步：获得输入和现态；得出次态；次态成为新的现态。先从最直观的状态转换图开始，并借此熟悉现态和次态之间的区别。

2、描述触发器的状态转换关系及转换条件的图形称为状态图。3.状态图任务1114.特性表5.特性方程任务111 1.电路组成为解决基本RS触发器出现的输入数据同步的问题，就需要在电路中再增加一个写控制端口CP，只有这个写控制端口CP为高电平时，输入端R和S可以正常输入，触发器动作并决定电路的输出状态。三、同步RS触发器任务111 2.工作原理当CP0，无论R和S是什么信号，G、G与非门的输出均为1，处于被封锁状态。G、G门的输出信号，作为G、G门构成的基本RS触发器输入信号，此时全为1，因而电路保持原状态不变。当CP时，G、G门被打开，输入信号反映到G、G门的输出端，触发基本RS触发器使其状态作相应的变化。3.特性表根据以上分析，可得同步RS触发器的逻辑功能表如表所示。4.同步RS触发器的特性方程：任务2JK触发器11 1查阅图示JK触发器集成块74LS112的性能参数及引脚功能。一、任务描述2.连接仿真电路如右图示。接通电源，拨动开关J4J1，改变相应的输入状态，观察发光二极管X1的发光情况，测试并分析集成电路74LS112的功能。3.其中J=K=1时的测试波形如图示。任务211

3、图示为同步JK触发器的逻辑电路及逻辑符号，J、K为信号输入端，CP为时钟控制脉冲。二、同步JK触发器（a）逻辑电路图（b）逻辑符号根据特性表，可画出卡诺图，得到特性方程为 CP=1期间有效任务211 1.下降沿触发的边沿JK触发器图示为边沿JK触发器的逻辑符号，J、K为信号输入端，框内“”左边加小圆圈“”表CP的下降沿触发。边沿JK触发器只有在CP下降沿到达时才有效。三、集成边沿JK触发器边沿JK触发器的特性方程为：边沿JK触发器的CP、J、K端的输入波形与输出端Q的波形（初始状态为Q0）CP下降沿有效CP下降沿有效任务2112.集成边沿JK触发器芯片任务211四、JK触发器的应用 T触发器具有保持和翻转功能，当T0时保持输出状态不变；T1时输出状态发生翻转。T QnQn+1功能0 00 101保持1 01 110翻转根据特性表，可得T触发器特性方程为任务2112.JK触发器构成分频器触发器可以对周期波形的频率进行分频。当脉冲波形加在一个JK触发器的时钟输入时，JK触发器连接成切换状态（J=K=1），这时Q输出就是一个频率为时钟输入频率一半的方波。因此，单个触发器可以用做除以2芯

4、片，如图所示。触发器在每一个触发时钟边沿改变状态。这就产生了一个输出，它的频率变为时钟波形频率的一半。任务3D触发器111.查阅图示74LS74集成电路芯片的性能参数及引脚功能。一、任务描述2连接仿真测试电路如图所示，检查无误后接通电源。集成块74LS74的仿真波形任务311 当存储单个数据位（1或者0）时，可使用D触发器。在RS触发器上加上反相器就形成了基本的D触发器，如图所示，其中给出了上升沿触发类型。二、边沿D触发器注意图中的触发器除了时钟之外，只有一个输入，即D输入。当时钟脉冲到来时，如果D输入上有一个高电平，那么触发器就被置位，这样通过时钟脉冲的上升沿，D输入上的高电平被触发器存储。当时钟脉冲到来时，如果D输入上有一个低电平，那么触发器就被复位，这样通过时钟脉冲的上升沿，D输入上的低电平被触发器存储。在置位状态下，触发器存储一个1，而在复位状态下存储一个0。任务311基于以上设想，可得上升沿触发的D触发器结构如图（a）所示。（a）电路结构图（b）逻辑符号任务311可得D触发器特性表如下表所示。由特性表可得D触发器的特性方程为CP上升沿有效任务311三、集成D触发器常用的集成D触发器有74LS74、CD4013、CC4013等等。其中CD4013的引脚排列如图所示。集成D触发器CD4013由两个相同的、相互独立的数据型触发器构成。每个触发器有独立的数据、置位、复位、时钟输入和Q及/Q输出。在时钟上升沿触发时，加在D输入端的逻辑电平传送到Q输出端。置位和复位与时钟无关，且为高电平有效。特性表如表所示。项目小结触发器概念及分类触发器分析及应用触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。常见触发器有RS触发器、JK触发器、D触发器、T触发器

《人民大2024数字电子技术课件项目4 触发器及应用》由会员AZ****01分享，可在线阅读，更多相关《人民大2024数字电子技术课件项目4 触发器及应用》请在金锄头文库上搜索。

点击阅读更多内容

TA的资源