数字下变频（DDC原理介绍）.doc

数字下变频（DDC）原理介绍数字变频技术是软件无线电的核心技术之一与模拟变频器相比，数字变频不存在模拟变频器中混频器的非线性和模拟本地振荡器的频率稳定度、边带、相位噪声、温度漂移、转换速率等人们关心但是难以彻底解决的问题，而且数字变频中频率步进和频率间隔也具有理想的性能，并且数字变频器的控制和修改比较容易，实现比较简单影响数字变频器性能的主要因素有两个：一是表示数字本振、输入信号以及混频乘法运算的样本数值的有限字长所引起的误差；二是数字本振相位分辨率不够大而引起的数字本振样本数值的近似取值 数字变频器由数字混频器、数字控制振荡器（NCO）和低通滤波器三部分组成，如图 1 所示滤波 抽取ADC滤波 抽取基带 信号 处理NCOcos(ωcn)sin (ωcn)IQDDC图 1 数字下变频结构方框图1.1. 正交数字下变频原理正交数字下变频包括两个部分：一是乘法器，二是数控振荡器（NCO）正交数字下变频是将数字化后的实信号分为两路，一路乘以 cos(ωcn)，下变频到 0 中频，形成与原始信号相位相同的信号；另一路乘以 sin (ωcn)，下变频到0 中频，形成与原信号正交的信号其数学表达式为：（1）)]2sin()2)[cos(()()(2 scscfcnTjnTfjnTfnsensnys其中为中频信号的载频（中心频率） ，是采样间隔，表示 ADC 后cfsT)(ns输出实信号，为数字下变频后输出。

)(ny正交数字下变频中的正弦波 sin (ωcn)和余弦波 cos(ωcn)由 NCO 产生NCO 主要有三部分组成：相位累加器、相位加法器和 sin/cos 表只读存储器相位累加器的作用是将数字本振频率转换成相位，相位加法器的功能是设置一定初始相位，相位的正余弦值由查表求得其详细原理在此不再叙述，可查阅相关书籍1.2. 滤波抽取原理简述经过正交数字下变频之后，得到了零中频的基带复信号，此时信号的采样率仍然是 ADC 采样频率（即中频信号的采样频率），数据率很高，信号的带宽远小于采样频率，所以滤波抽取（采样率降低）成为了数字下变频的一个必不可少的组成部分抽取就是从信号中除去高频信息，降低抽样频率而不导致频谱混叠的过程LPFx(n)y(m)图 2 抽取电路方框图抽取的基本过程如图 2所示先进行低通滤波，再作抽取数字下变频中的 LPF 数字滤波器通常采用积分梳状滤波器（CIC） 、半带滤波器和 FIR 滤波器的多级结构，实现一定倍数的抽取级联积分梳状（CIC）滤波器是简单积分器（累加器）的级联和梳状滤波器（将当前样本进行延时并从当前样本中减去）的级联，这种滤波器仅仅使用延时和加法操作，因而非常适合于 FPGA 和 ASIC 来实现。

半带滤波器是一种抽取因子为 2 的抽取器，这种滤波器的冲激响应中有近一半的值为零，所以完成滤波需要的乘法次数很少（比对称 FIR 设计时少一半，比任意其他 FIR 设计所需乘法次数少四分之三） FIR 数字滤波器也是在 DDC 中经常用到抽取滤波器，它的优点是 FIR 滤波器的参数可设置，达到比较好的阻带衰减特性和通带特性。