微型计算机原理及应用—16位微处理器.ppt

微型计算机及应用,,,1,,2,,3,概述,8086/8088微处理器,8086/8088的CPU总线,16位微处理器,,4,主要操作时序,,1 微处理器概述,,微处理器(microprocessor)是微型计算机的运算及控制部件，也称中央处理单元(CPU)它本身不构成独立的工作系统，因而它也不能独立地执行程序通常，微处理器由算术逻辑部件(ALU)、控制部件、寄存器组和片内总线等几部分组成 第一代微处理器是1971年Intel公司推出的4004，以后又推出了4040和8008它们是4位及8位微处理器，只能进行串行的十进制运算，集成度达到2 000个晶体管／片，用在各种类型的计算器中已经完全能满足要求 第二代微处理器是1974年推出的8080，M6800及Z80等它们是采用NMOS工艺的8位微处理器，集成度达到9 000个晶体管／片在许多要求不高的工业生产和科研开发中已可运用这些8位微处理器构成的计算机系统对许多算术运算和其他操作都必须编制程序8位微处理器只有16位地址线，最多可寻址64K个存储单元，对于具有大量数据的大型复杂程序都可能是不够的1 微处理器概述,,20世纪70年代后期，超大规模集成电路(VLSI)投入使用，出现了第三代微处理器。

Intel公司的8086／8088，Motorola公司的M68000和Zilog公司的Z8000等16位微处理器相继问世，它们的运算速度比8位微处理器快2～5倍，采用HMOS高密度工艺，集成度达29 000个晶体管／片，赶上或超过了20世纪70年代小型机的水平从此，传统的小型计算机受到严峻的挑战 20世纪80年代以来，Intel公司又推出了高性能的16位微处理器80186及80286它们与8086／8088向上兼容80286是为满足多用户和多任务系统的微处理器，速度比8086快5～6倍处理器本身包含存储器管理和保护部件，支持虚拟存储体系1 微处理器概述,,1985年，第四代微处理器80386及M68020推出市场，集成度达45万个晶体管／片它们是32位微处理器，时钟频率达40MHz，速度之快、性能之高，足以同高档小型机相匹敌总之，20世纪70年代至今，微处理器的发展是其他许多技术领域望尘莫及的，如1989年推出了80486，1993年推出了Pentium及80586等更高性能的32位及64位微处理器，它也促进了其他技术的进步 本章以讲解16位8086／8088微处理器为中心，第5章再介绍80386，80486及Pentium等芯片的原理。

因为它们是当今许多流行的微型计算机，如IBM PC及许多兼容机联想，同方，COMPAQ等个人计算机的CPU2,1,,3,概述,8086/8088微处理器,8086/8088的CPU总线,16位微处理器,,4,主要操作时序,,微型机是由具有不同功能的一些部件组成的中央处理单元(CPU)是微型机的心脏，它决定了微型机的结构要构成一台微型计算机，必须了解CPU的结构本节将详细介绍8086/8088 CPU的结构，它是掌握80x86微处理器和IBM PC微型计算机的基础 8086和8088 CPU的内部基本相同，但它们的外部性能是有区别的8086是16位数据总线，而8088是8位数据总线，在处理一个16位数据字时，8088需要两步操作而8086只需要一步 8086和8088 CPU的内部都采用16位字进行操作及存储器寻址，两者的软件完全兼容，程序的执行也完全相同然而，由于8088要比8086有较多的外部存取操作，所以，对相同的程序，它将执行得较慢这两种微处理器都封装在相同的40脚双列直插组件(DIP)中2.1 8086/8088CPU的结构,8086 CPU从功能上可分为两部分，即总线接口部件(bus interface unit，缩写为BIU)和执行部件EU(execution unit)。

8086的内部结构如下图所示图的左半部分为执行单元EU，右半部分为总线接口单元BIUEU不与外部总线(或称外部世界)相联，它只负责执行指令而BIU则负责从存储器或外部设备中读取指令和读/写数据，即完成所有的总线操作这两个单元处于并行工作状态，可以同时进行读/写操作和执行指令的操作这样就可以充分利用各部分电路和总线，提高微处理器执行指令的速度2.1 8086/8088CPU的结构,,,,（1）执行单元EU(execution unit),,（2）总线接口单元BIU(bus interface unit),EU负责执行指令，完成两种操作：算术逻辑运算、计算存储器操作数的偏移地址,BIU完成所有的总线操作EU和BIU并行工作，可以同时进行读/写操作和执行指令的操作,2.1 8086/8088CPU的结构,,2.2 8086/8088 的寄存器,,通用寄存器共8个：AX,BX,CX,DX,SP,BP,SI,DI，均为16位,在EU部件中AX,BX,CX,DX均可分成高8位和低8位，作为独立的8位寄存器使用：AH,AL,BH,BL,CH,CL,DH,DLAX——累加器，BX——基址寄存器 CX——计数寄存器，DX——数据寄存器 SP——堆栈指示器，BP——基址指示器 SI——源变址寄存器，DI——目的变址寄存器,,1.通用寄存器,2.2 8086/8088 的寄存器,,,IP ——硬件电路，能自动跟踪指令地址。

在开始执行程序时,赋给IP第一条指令的地址,然后每取一条指令,IP的值就自动指向下一条指令的地址,2.指令指示器IP(instruction point),2.2 8086/8088 的寄存器,,,,9个标志位，其中6个状态标志，3个控制标志,3.状态标志寄存器(status flags),2.2 8086/8088 的寄存器,,,进位标志位CF 加减运算执行后，最高位有进位或借位，CF=1；无进位或借位，CF=0 主要用于多字节加减运算辅助进位标志位AF 最低4位D3～D0位有进位或借位，AF=1；无进位或借位，AF=0 用于BCD数的算术运算(调整)指令,（1）状态标志,反映EU执行算术或逻辑运算后的结果,2.2 8086/8088 的寄存器,溢出标志位OF 运算结果超出了机器数所能表示的数的范围OF=1；反之，OF=0 该标志表示运算结果是否产生了溢出 符号标志位SF 结果为负数，SF=1；结果为正数，SF=0零标志位 结果为0，ZF=1；结果不为0，ZF=0 奇偶标志位PF 结果低八位中1的个数为偶数，PF=1；为奇数，PF=0。

用于检查数据在传送过程中是否发生错误,2.2 8086/8088 的寄存器,,,方向标志位DF 控制数据串操作指令的步进方向 DF=1,地址增址;DF=0,地址减址中断允许标志位IF 控制CPU是否开中断. IF=1, CPU开中断 IF=0, CPU关中断追踪标志位TF（陷阱标志位） TF=1，CPU单步执行程序，常用于程序的调试 TF=0，CPU正常执行程序,（2）控制标志,用于控制CPU的操作2.2 8086/8088 的寄存器,,8086/8088有20条地址线，存储器的物理地址必须用20位二进制数表示ALU只能处理16位的地址运算，与地址有关的寄存器都只有16位因此8086/8088把20位的存储器地址分成若干个段来表示段寄存器就是用来存放段基址（段的起始地址的高16位地址）的寄存器段内再由16位二进制数来寻址，段内寻址的16位二进制数是段起始地址到存储单元的字节距离，称为段内偏移地址 存储单元的地址由段基址或段寄存器和偏移地址两部分组成，用冒号连接段基址或段寄存器和偏移地址，像这样表示的地址称为逻辑地址。

段基址：偏移地址 或 段寄存器：偏移地址,,4.段寄存器,2.2 8086/8088 的寄存器,CS——存放代码段的段基址SS——存放堆栈段的段基址DS——存放数据段的段基址ES——存放附加数据段的段基址代码段的逻辑地址 ——CS:IP堆栈段的逻辑地址—— SS:SP,,1.存储器分段 8086/8088有20条地址线，可以寻址1M字节，每个字节所对应的20位的地址称为物理地址20位的物理地址在CPU内部就应有20位的地址寄存器，而机内的寄存器是16位的，16位寄存器只能寻址64KB所以把1M字节的存储器分为若干个逻辑段，其中每一个段最多可寻址64KB存储器的分段并不是唯一的，段与段之间可以部分重叠、完全重叠、连续排列、断续排列，允许它们在整个存储空间浮动，非常灵活对于一个具体的存储单元来说，它可以属于一个逻辑段，也可以同时属于几个逻辑段如下图所示，地址00000H～0FFFFH为一个段，地址00010～1000FH为一个段，……，地址F0000H～FFFFFH为一个段00020H单元既属于00000H～0FFFFH段，又属于00010H～1000FH段，同时还属于00020H～1001FH段。

段基址和偏移地址一样都是16位无符号二进制整数，其值可为0000H～FFFFH，这样每一个段就一定开始于一个能被16整除的地址(即该地址的最低四位为全0)2.3 存储器分段和物理地址的生成,,2.3 存储器分段和物理地址的生成,将段寄存器的值即段基址乘以10H(将16位二进制数逻辑左移4位)得到20位的段首址，然后与16位的偏移地址相加得到20位的物理地址，如右图所示2. 物理地址的形成： 段寄存器的值×10H+偏移地址,2.3 存储器分段和物理地址的生成,,,例如： 逻辑地址0001H：1010H对应的 物理地址为00010H+1010H=01020H 再如： 逻辑地址0101H：0010H对应的 物理地址为01010H+0010H=01020H,2.3 存储器分段和物理地址的生成,,,3,,2,1,概述,8086/8088微处理器,8086/8088的CPU总线,16位微处理器,,4,主要操作时序,,3.1 8086/8088的引线及功能,8086/8088均为40条引线、双列直插式封装，某些引线有多重功能，其功能转换有两种情况：一种是分时复用，另一种是按组态定义.,,数据与低8位地址分时复用,状态与高4位地址分时复用,最大（最小）组态下的控制信号,8088 CPU引线的排列,,,,,,,,与组态无关的引线,,,电源和定时线,,控制工作在什么组态,8088CPU的引线信号：1.地址和数据线2.控制和状态线3.电源和定时线,,（1）AD7～AD0 低8位地址/数据线.利用内部的多路开关，数据与低8位地址分时复用这些引线.当CPU访问存储器或外设时，先输出访问地址，由外部锁存器锁存地址，再读/写所需要的数据（2）A15～A8 中间8位地址线.8088内部锁存,1.地址和数据线,3.1 8086/8088的引线及功能,,（3）A19～A16/S6～S3 高四位地址/状态线.地址与状态分时复用.访问外设时，4位地址线不用. 存储器的读/写和I/O操作时这些线用来输出状态信息： S6 S5 S4 S3 0 F的IF位 0 0 ES 0 1 SS 1 0 CS 1 1 DS,3.1 8086/8088的引线及功能,分两种：一种8088组态有关的线，另一类是与组态无关的线(1)MN/MX 控制8088工作与什么组态.接电源（+5V），8088处于最小组态，接地，8088处于最大组态(2)最小组态下的控制信号线IO/M 输入输出/存储器选择信号.输出低电平→访存；输出高电平→访问I/O端口WR 写信号.低电平有效，在执行存储器或I/O端口的写操作时输出的一个选通信号INTA 中断响应信号.低电平有效.是8088响应外部INTR而发出的中断响应信号,。