软件水平考试嵌入式系统设计师辅导笔记整理.pdf

软件水平考试嵌入式系统设计师笔记- - I 1、嵌入式系统的定义 . 12、嵌入式系统的组成：硬件层、中间层、系统软件层和应用软件层. 13、实时系统 . 14、实时系统的调度 . 15、嵌入式微处理器体系结构 . 26、逻辑电路基础 . 27、总线电路及信号驱动 . 38、电平转换电路 . 39、可编程逻辑器件基础(具体参见教程51 到 61 页) . 310、嵌入式系统中信息表示与运算基础 . 311、差错控制编码 . 412、嵌入式系统的度量项目 . 413、嵌入式系统的评价方法：测量法和模型法 . 41.嵌入式微处理器的基本结构 . 52.嵌入式微处理器的分类(根据用途 ) . 53.典型 8 位微处理器的结构和特点 . 54.典型 16 位微处理器的结构和特点 . 55.典型 32 位微处理器的结构和特点 . 56、单片机系统的基本概念 . 57、ARM 体系结构的基本概念 . 71、嵌入式软件基础 . 10 (1)嵌入式软件的特点：. 10 (2)嵌入式软件分类：. 10 (3)无操作系统的嵌入式软件的两种实现方式：. 10 (4)有操作系统的三大优点：. 10 (5)设备驱动层 (也叫板级支持包BSP：包含了嵌入式系统中所有与硬件相关的代码) . 10 (6)板级支持包BSP 的基本思想 . 10 (7)一般来说， BSP 主要包括两个方面的内容：. 10 (8)关于引导加载程序BoorLoader . 10 (9)设备驱动程序. 11 (10)关于分层结构. 11 (11)嵌入式中间件. 11 2、嵌入式操作系统概述 . 11 (1)内核 . 11 (2)嵌入式操作系统分类：. 11 3、任务管理 . 11 (1)嵌入式操作系统的任务管理可以分为：. 11 (2)进程 . 11 (3)线程 . 12 (4)任务 . 12 (5)任务的创建与中止(教程 P270) . 12 (6)任务的状态 . 12 (7)任务的切换 . 13 (8)任务的调度 . 13 (9)实时系统调度. 14 (10)任务互斥 . 14 软件水平考试嵌入式系统设计师笔记- - II (11)信号量 . 14 (12)任务同步 . 15 (13)死锁 . 15 (14)信号 . 15 (15)任务间通信 . 15 4、存储管理 . 15 5、设备管理 . 15 (1)设备管理基础. 15 (2)I/O 控制方式： . 16 (3)I/O 软件 . 16 6、文件系统 . 16 (1)嵌入式文件系统概述. 16 (2)文件和目录 . 16 (3)文件系统的实现. 17 (4)目录的实现 . 17 (5)空闲空间管理方法：. 17 1、存储器系统的层次架构 . 18 2、高速缓存 (cache) . 18 3、存储管理单元(MMU) . 18 4、内存保护 . 18 5、实模式与保护模式 . 19 6、分区存储管理 . 19 7、地址映射 . 19 8、页式存储管理(重点 ) . 20 9、虚拟存储管理 . 21 1. Flash 存储器 . 22 (1)Flash 存储器 . 22 (2)Flash 存储器的特点：. 22 (3)NOR Flash 的特点： . 22 (4)NAND Flash的特点 . 22 (5)NOR Flash 与 NAND Flash 的区别： . 22 2、RAM 存储器 . 22 (1)SRAM 的特点： . 22 (2)DRAM 的特点： . 23 (3)SDRAM 的特点： . 23 (4)DDRAM 的特点 . 23 3、硬盘、光盘、CF 卡、 SD 卡的相关知识见教程145148 页。

. 23 4、GPIO 原理与结构 . 23 5、A/D 接口 . 23 (1)A/D 转换器是把电模拟量转换为数字量的电路 23 (2)计数式 A/D 转换法 . 23 (3)双积分式A/D 转换法 . 23 (4)逐次逼近式A/D 转换法 . 24 (5)A/D 转换的重要指标(有可能考一些简单的计算) . 24 软件水平考试嵌入式系统设计师笔记- - 1 1、嵌入式系统的定义(1)定义：以应用为中心，以计算机技术为基础，软硬件可裁剪，适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统2)嵌入式系统发展的4 个阶段： 无操作系统阶段、简单操作系统阶段、实时操作系统阶段、面向 Internet 阶段3)知识产权核 (IP 核)：具有知识产权的、功能具体、接口规范、可在多个集成电路设计中重复使用的功能模块，是实现系统芯片(SOC)的基本构件4)IP 核模块有行为、结构和物理3 级不同程度的设计，对应描述功能行为的不同可以分为三类：软核、固核、硬核2、嵌入式系统的组成：硬件层、中间层、系统软件层和应用软件层(1)硬件层：嵌入式微处理器、存储器、通用设备接口和I/O 接口。

嵌入式核心模块=微处理器 +电源电路 +时钟电路 +存储器Cache：位于主存和嵌入式微处理器内核之间，存放的是最近一段时间微处理器使用最多的程序代码和数据它的主要目标是减小存储器给微处理器内核造成的存储器访问瓶颈，使处理速度更快2)中间层 (也称为硬件抽象层HAL 或者板级支持包BSP)：它将系统上层软件和底层硬件分离开来，使系统上层软件开发人员无需关系底层硬件的具体情况，根据BSP 层提供的接口开发即可BSP 有两个特点：硬件相关性和操作系统相关性设计一个完整的BSP 需要完成两部分工作：A、嵌入式系统的硬件初始化和BSP 功能片级初始化：纯硬件的初始化过程，把嵌入式微处理器从上电的默认状态逐步设置成系统所要求的工作状态板级初始化：包含软硬件两部分在内的初始化过程，为随后的系统初始化和应用程序建立硬件和软件的运行环境系统级初始化：以软件为主的初始化过程，进行操作系统的初始化B、设计硬件相关的设备驱动3)系统软件层：由RTOS、文件系统、 GUI 、网络系统及通用组件模块组成RTOS 是嵌入式应用软件的基础和开发平台4)应用软件：由基于实时系统开发的应用程序组成3、实时系统(1)定义：能在指定或确定的时间内完成系统功能和对外部或内部、同步或异步时间做出响应的系统。

2)区别：通用系统一般追求的是系统的平均响应时间和用户的使用方便;而实时系统主要考虑的是在最坏情况下的系统行为3)特点：时间约束性、可预测性、可靠性、与外部环境的交互性4)硬实时 (强实时 )：指应用的时间需求应能够得到完全满足，否则就造成重大安全事故，甚至造成重大的生命财产损失和生态破坏，如：航天、军事5)软实时 (弱实时 )：指某些应用虽然提出了时间的要求，但实时任务偶尔违反这种需求对系统运行及环境不会造成严重影响，如：监控系统、实时信息采集系统6)任务的约束包括：时间约束、资源约束、执行顺序约束和性能约束4、实时系统的调度(1)调度：给定一组实时任务和系统资源，确定每个任务何时何地执行的整个过程2)抢占式调度：通常是优先级驱动的调度，如uCOS优点是实时性好、反应快，调度算法相对简单，可以保证高优先级任务的时间约束;缺点是上下文切换多软件水平考试嵌入式系统设计师笔记- - 2 (3)非抢占式调度：通常是按时间片分配的调度，不允许任务在执行期间被中断，任务一旦占用处理器就必须执行完毕或自愿放弃，如 WinCE优点是上下文切换少;缺点是处理器有效资源利用率低，可调度性不好4)静态表驱动策略：系统在运行前根据各任务的时间约束及关联关系，采用某种搜索策略生成一张运行时刻表，指明各任务的起始运行时刻及运行时间。

5)优先级驱动策略：按照任务优先级的高低确定任务的执行顺序6)实时任务分类：周期任务、偶发任务、非周期任务7)实时系统的通用结构模型：数据采集任务实现传感器数据的采集，数据处理任务处理采集的数据、并将加工后的数据送到执行机构管理任务控制机构执行5、嵌入式微处理器体系结构(1)冯诺依曼结构：程序和数据共用一个存储空间，程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，采用单一的地址及数据总线，程序和数据的宽度相同例如：8086、ARM7 、 MIPS (2)哈佛结构：程序和数据是两个相互独立的存储器，每个存储器独立编址、独立访问，是一种将程序存储和数据存储分开的存储器结构例如：AVR 、ARM9 、ARM10 (3)CISC 与 RISC 的特点比较 (参照教程22 页)计算机执行程序所需要的时间P 可以用下面公式计算：P=I CPI T I：高级语言程序编译后在机器上运行的指令数CPI：为执行每条指令所需要的平均周期数T：每个机器周期的时间4)流水线的思想：在CPU 中把一条指令的串行执行过程变为若干指令的子过程在CPU 中重叠执行5)流水线的指标：吞吐率：单位时间里流水线处理机流出的结果数。

如果流水线的子过程所用时间不一样长，则吞吐率应为最长子过程的倒数建立时间：流水线开始工作到达最大吞吐率的时间若m 个子过程所用时间一样，均为t，则建立时间T=mt 6)信息存储的字节顺序A、存储器单位：字节(8 位) B、字长决定了微处理器的寻址能力，即虚拟地址空间的大小C、32 位微处理器的虚拟地址空间位232，即 4GBD、小端字节顺序：低字节在内存低地址处，高字节在内存高地址处E、大端字节顺序：高字节在内存低地址处，低字节在内存高地址处F、网络设备的存储顺序问题取决于OSI 模型底层中的数据链路层6、逻辑电路基础(1)根据电路是否具有存储功能，将逻辑电路划分为：组合逻辑电路和时序逻辑电路2)组合逻辑电路：电路在任一时刻的输出，仅取决于该时刻的输入信号，而与输入信号作用前电路的状态无关常用的逻辑电路有译码器和多路选择器等3)时序逻辑电路：电路任一时刻的输出不仅与该时刻的输入有关，而且还与该时刻电路的状态有关因此，时序电路中必须包含记忆元件触发器是构成时序逻辑电路的基础常用的时序逻辑电路有寄存器和计数器等4)真值表、布尔代数、摩根定律、门电路的概念教程 28、29 页 ) (5)NOR( 或非 )和 NAND( 与非 )的门电路称为全能门电路，可以实现任何一种逻辑函数。

6)译码器：多输入多输出的组合逻辑网络每输入一个n 位的二进制代码，在 m 个输出端中最多有一个有效当 m=2n 是，为全译码 ;当 m2n 时，为部分译码软件水平考试嵌入式系统设计师笔记- - 3 (7)由于集成电路的高电平输出电流小，而低电平输出电流相对比较大，采用集成门电路直接驱动LED 时，较多采用低电平驱动方式液晶七段字符显示器LCD 利用液晶有外加电场和无外加电场时不同的光学特性来显示字符8)时钟信号是时序逻辑的基础，它用于决定逻辑单元中的状态合适更新同步是时钟控制系统中的主要制约条件9)在选用触发器的时候，触发方式是必须考虑的因素触发方式有两种：电平触发方式：具有结构简单的有点，常用来组成暂存器边沿触发方式：具有很强的抗数据端干扰能力，常用来组成寄存器、计数器等7、总线电路及信号驱动(1)总线是各种信号线的集合，是嵌入式系统中各部件之间传送数据、地址和控制信息的公共通路在同一时刻，每条通路线路上能够传输一位二进制信号按照总线所传送的信息类型，可以分为：数据总线 (DB) 、地址总线 (AB) 和控制总线 (CB)2)总线的主要参数：总线带宽：一定时间内总线上可以传送的数据量，一般用MByte/s 表示。

总线宽度：总线能同时传送的数据位数(bit) ，即人们常说的32 位、 64 位等总线宽度的概念，也叫总线位宽总线的位宽越宽，总线每秒数据传输率越大，也就是总线带宽越宽总线频率：工作时钟频率以MHz 为单位，工作频率越高，则总线工作速度越快，也即总线带宽越宽总线带宽 = 总线位宽 总线频率 /8， 单位是 MBps常用总线： ISA 总线、 PCI 总线、 IIC 总。