计算机组成原理课后习题及答案_唐朔飞终版.pptx

第一章 计计算机系统统概论论 1.什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体 计算机硬件：指计算机中的电子线路和物理装置 计算机软件：计算机运行所需的程序及相关资料 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要 5.冯诺依曼计算机的特点是什么？ 解：冯诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同同等地位存放于存储器内，并可以按地址访问； 指令和数据均用二进制表示； 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置； 指令在存储器中顺序存放，通常自动顺序取出执行； 机器以运算器为中心（原始冯诺依曼机）7.解释下列概念：主机、CPU、主存、存储单 元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长解：P9-10主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。

主存：计算机中存放正在运行的程序和数据的存储器，为计 算机的主要工作存储器，可随机存取；由存储体、各种逻辑 部件及控制电路组成存储单 元：可存放一个机器字并具有特定存储地址的存储单 位存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单 位，又叫存储基元或存储元，不能单独存取存储字：一个存储单 元所存二进制代码的逻辑单 位存储字长：一个存储单 元所存二进制代码的位数存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关指令字长：一条指令的二进制代码位数8.解释下列英文缩写的中文含义：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：全面的回答应分英文全称、中文名、功能三部分CPU：CentralProcessingUnit，中央处理机（器），是计算机硬件的核心部件，主要由运算器和控制器组成PC：ProgramCounter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数形成下一条指令地址IR：InstructionRegister，指令寄存器，其功能是存放当前正在执行的指令。

CU：ControlUnit，控制单元（部件），为控制器的核心部件，其功能是产生微操作命令序列ALU：ArithmeticLogicUnit，算术逻辑 运算单元，为运算器的核心部件，其功能是进行算术、逻辑运算ACC：Accumulator，累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器MQ：Multiplier-QuotientRegister，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器X：此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数；MAR：MemoryAddressRegister，存储器地址寄存器，在主存中用来存放欲访问的存储单元的地址MDR：MemoryDataRegister，存储器数据缓冲寄存器，在主存中用来存放从某单元读出、或要写入某存储单元的数据I/O：Input/Outputequipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送MIPS：MillionInstructionPerSecond，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位。

9.画出主机框图，分别以存数指令“STAM”和加法指令“ADDM”（M均为主存地址）为例，在图中按序标出完成该指令（包括取指令阶段）的信息流程（如）假设主存容量为256M*32位，在指令字长、存储字长、机器字长相等的条件下，指出图中各寄存器的位数解：主机框图如P13图1.11所示1）STAM指令：PCMAR，MARMM，MMMDR，MDRIR，OP(IR)CU，Ad(IR)MAR，ACCMDR，MARMM，WR（2）ADDM指令：PCMAR，MARMM，MMMDR，MDRIR，OP(IR)CU，Ad(IR)MAR，RD，MMMDR，MDRX，ADD，ALUACC，ACCMDR，WR假设主存容量256M*32位，在指令字长、存储字长、机器字长相等的条件下，ACC、X、IR、MDR寄存器均为32位，PC和MAR寄存器均为28位 10.指令和数据都存于存储器中，计算机如何区分它们？ 解：计算机区分指令和数据有以下2种方法： 通过不同的时间 段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据 通过地址来源区分，由PC提供存储单 元地址的取出的是指令，由指令地址码部分提供存储单 元地址的取出的是操作数第二章 计计算机的发发展与应应用 1.通常计算机的更新换代以什么为依据？ 答：P22 主要以组成计算机基本电路的元器件为依据，如电子管、晶体管、集成电路等。

2.举例说明专用计算机和通用计算机的区别 答：按照计算机的效率、速度、价格和运行的经济性和实用性可以将计算机划分为通用计算机和专用计算机通用计算机适应性强，但牺牲了效率、速度和经济性，而专用计算机是最有效、最经济和最快的计算机，但适应性很差例如个人电脑和计算器 3.什么是摩尔定律？该定律是否永远生效？为什么？ 答：P23，否，P36系 统统 总总 线线第第 三三 章章 1. 什么是总线总线 ？总线传输总线传输 有何特点？为为了减轻总线轻总线 的负载负载 ，总线总线 上的部件都应应具备备什么特点？ 解：总线总线 是多个部件共享的传输传输 部件； 总线传输总线传输 的特点是：某一时时刻只能有一路信息在总线总线 上传输传输 ，即分时时使用； 为为了减轻总线负载轻总线负载 ，总线总线 上的部件应应通过过三态驱动缓态驱动缓 冲电电路与总线连总线连 通 4. 为为什么要设设置总线总线 判优优控制？常见见的集中式总线总线 控制有几种？各有何特点？哪种方式响应时间应时间 最快？哪种方式对电对电 路故障最敏感？ 解：总线总线 判优优控制解决多个部件同时时申请请总线时总线时 的使用权权分配问题问题 ； 常见见的集中式总线总线 控制有三种：链链式查询查询 、计计数器查询查询 、独立请请求； 特点：链链式查询查询 方式连线简单连线简单 ，易于扩扩充，对电对电 路故障最敏感；计计数器查询查询 方式优优先级级设设置较较灵活，对对故障不敏感，连线连线 及控制过过程较较复杂杂；独立请请求方式判优优速度最快，但硬件器件用量大，连线连线 多，成本较较高。

5. 解释释概念：总线宽总线宽 度、总线带宽总线带宽 、总线总线复用、总线总线 的主设备设备 （或主模块块）、总线总线 的从设设备备（或从模块块）、总线总线 的传输传输 周期、总线总线 的通信控制 解： 总线宽总线宽 度指数据总线总线 的位（根）数，用bit（位）作单单位 总线带宽总线带宽 指总线总线 在单单位时间时间 内可以传传输输的数据总总量，相当于总线总线 的数据传输传输 率，等于总线总线 工作频频率与总线宽总线宽 度（字节节数）的乘积积 总线总线 复用指两种不同性质质且不同时时出现现的信号分时时使用同一组总线组总线 ，称为总线为总线 的“多路分时时复用” 总线总线 的主设备设备 （主模块块）指一次总线传输总线传输 期间间，拥拥有总线总线 控制权权的设备设备 （模块块）； 总线总线 的从设备设备 （从模块块）指一次总总线传输线传输 期间间，配合主设备设备 完成传输传输 的设备设备 （模块块），它只能被动动接受主设备发设备发 来的命令； 总线总线 的传输传输 周期总线总线 完成一次完整而可靠的传输传输 所需时间时间 ； 总线总线 的通信控制指总线传总线传 送过过程中双方的时间时间 配合方式。

6. 试试比较较同步通信和异步通信 解： 同步通信由统统一时钟时钟 控制的通信，控制方式简单简单 ，灵活性差，当系统统中各部件工作速度差异较较大时时，总线总线 工作效率明显显下降适合于速度差别别不大的场场合； 异步通信不由统统一时钟时钟 控制的通信，部件间间采用应应答方式进进行联联系，控制方式较较同步复杂杂，灵活性高，当系统统中各部件工作速度差异较较大时时，有利于提高总线总线 工作效率 8. 为为什么说说半同步通信同时时保留了同步通信和异步通信的特点？ 解： 半同步通信既能像同步通信那样样由统统一时钟时钟 控制，又能像异步通信那样样允许传许传输时间输时间 不一致，因此工作效率介于两者之间间 10. 什么是总线标总线标 准？为为什么要设设置总线标总线标 准？目前流行的总线标总线标 准有哪些？什么是即插即用？哪些总线总线 有这这一特点？ 解： 总线标总线标 准可理解为为系统统与模块块、模块块与模块块之间间的互连连的标标准界面 总线标总线标 准的设设置主要解决不同厂家各类类模块块化产产品的兼容问题问题 ； 目前流行的总线标总线标 准有：ISA、EISA、PCI等； 即插即用指任何扩扩展卡插入系统统便可工作。

EISA、PCI等具有此功能 11. 画一个具有双向传输传输 功能的总线总线逻辑图逻辑图 解：此题实际题实际 上是要求设计设计 一个双向总线总线 收发发器，设计设计 要素为为三态态、方向、使能等控制功能的实现实现 ，可参考74LS245等总总线缓线缓 冲器芯片内部电电路 逻辑图逻辑图 如下：（n位）GDIRA1B1AnBn 使能控制方向控制错误错误 的设计设计 ：CPUMMI/O1I/O2I/On系系统总线统总线统总线统总线存存储总线储总线储总线储总线这这个方案的错误错误 是： 不合题题意按题题意要求应应画出逻辑线逻辑线 路图图而不是逻辑逻辑 框图图 12. 设设数据总线总线 上接有A、B、C、D四个寄存器，要求选选用合适的74系列芯片，完成下列逻辑设计逻辑设计 ： （1） 设计设计 一个电电路，在同一时间实现时间实现 DA、DB和DC寄存器间间的传传送； （2） 设计设计 一个电电路，实现实现下列操作： T0时时刻完成D总线总线 ； T1时时刻完成总线总线 A； T2时时刻完成A总线总线 ； T3时时刻完成总线总线 B令：令：BUSBUSA=BUSA=BUSB=BUSB=BUSC=CPC=CP； D DBUS= -OEBUS= -OE；当当CPCP前沿到来前沿到来时时时时，将，将D DA A、B B、C C。

解： （1）采用三态输态输 出的D型寄存器74LS374做A、B、C、D四个寄存器，其输输出可直接挂总线总线 A、B、C三个寄存器的输输入采用同一脉冲打入注意-OE为为电电平控制，与打入脉冲间间的时间时间 配合关系为为： -OE-OE： CP CP： 现现以8位总线为总线为 例，设计设计 此电电路，如下图图示：数据数据总线总线总线总线D7D7D0D0BUSBUSA A1Q 8Q1Q 8QOE OE 1D 8D 1D 8D374374 D D1Q 8Q1Q 8QOE OE 1D 8D 1D 8D374374 A A1Q 8Q1Q 8QOE OE 1D 8D 1D 8D374374 B B1Q 8Q1Q 8QOE OE 1D 8D 1D 8D374374 C CBUSBUSC CBUSBUSB BBUSBUSD DD DBUSBUSC CBUSBUSB BBUSBUSA ABUSBUS （2）寄存器设设置同（1），由于本题题中发发送、接收不在同一节节拍，因此总线总线 需设设锁锁存器缓缓冲，锁锁存器采用74LS373（电电平使能输输入）节节拍、脉冲配合关系如下：时钟时钟时钟时钟 ： CLKCLK：节节节节拍拍。