触发器的逻辑功能.docx

第5章集成触发器内容提要触发器是时序逻辑电路中完成记忆功能的电路，是最基本的时序逻辑 电路本章主要介绍(1) 基本触发器的电路组成和工作原理2) R-S触发器、J-K触发器、D触发器、T和T’触发器的逻辑 功能以及触发器的描述方法：逻辑功能表、特性方程、驱动(激励)表、状态转移图(表)和时序(波形)图3) VHDL语言的描述方法本章还介绍了触发器的几种触发方式：置位-复位方式、钟控电位触 发方式、主从触发方式及边沿触发方式介绍了触发器的脉冲工作特 性，主要体现在建立时间、保持时间和最高工作频率等教学基本要求(1)掌握各类触发器的逻辑功能和逻辑功能的描述方法2 )掌握各种触发方式的特点和脉冲工作特性3 )理解触发器的工作原理重点与难点本章重点：(1)各类触发器的逻辑功能和逻辑功能描述方法2 )各种触发方式的特点、脉冲工作特性本章难点：触发器的电路结构主要教学内容 5.1触发器的逻辑功能5.1.1 R -S触发器5.1.2 J-K触发器5.1.3 D触发器5.1.4 T触发器和T触发器5.2触发器电路结构和触发方式5.2.1直接置位/复位方式5.2.2电位触发方式5.2.3主从触发器5.2.4边沿触发方式5.3触发器的脉冲工作特性5.3.1直接置位/复位基本触发器5.3.2电平触发方式触发器5 .3 .3 主从触发方式触发器5 .3 .4 边沿触发方式触发器5. 4 VHDL描述触发器5.1触发器的逻辑功能5.1.1 R-S触发器触发器逻辑功能的基本特点是可以保存 1位二值信息。

由于输入方式以及触发器状态随输入信号变化的规律不同，在具体的逻辑功能上又有区别，将触发器分成 R -S、J-K、D、T、T'等几种逻辑功能的类型这些逻辑功能可以用功能表、特征方程、驱动（激励）表、状态转移图和时序图来描述R -S触发器功能表如表 5 - 1 - 1所示，R - S触发器状态转移图如图5 -1-1所示表5^1*^ 1用-5鼬发器功能表村，歇15-1 1SS触发器状态转移图R -S触发器特征方程I £K= 0 束条件）其中约束条件的意义是由于正常工作时，不允许出现S= 1、R= 1的情况，必须保证SR= 0R -S触发器激励表如表5 - 1 - 2所示该表列出了当Q n为某一状态，要求状态转移到确定的下一状态 Qn+1时，所需加入的输入信号R□1□5.1.2 -K触发器J-K触发器功能表如表5-1 -3所示，J- K触发器的特征方程为Q n+1=JQ n+KQ nJ-K触发器的状态转移图如图5 - 1 -2所示，J- K触发器的激励表如表5 - 1 -4所示5.1.4 T触发器和T'触发器T触发器功能表如表5 -1 -7所示，T触发器的特征方程为Qn+1 =TQ n+TQ nT触发器的状态转移图如图5-1 -4所示，T触发器的激励表如表5-1 -8所示。

图5-1 -4 T触发器状态转移图T'触发器是指丁恒等于1时的T触发器，所以其状态转移方程为Q n+1=Q n5.2触发器电路结构和触发方式 5.2.1直接置位/复位方式触发器的触发方式分有直接置位/复位方式、电位触发方式、主从触发方式和边沿触发方式由两个与非门（或者或非门）交叉耦合构成的基本触发器属于直接置位/复位方式，如图5 -2 - 1所示，其功能表如表5-2-1所示其工作特点是在输入信号SD (Rd )全部工作时间内都能直接改变输出端Q(Q)的状态工作波形如图 -2 -2所示表5-2 - 1基本触发器功能表i不定］■图5-2-1基本触发器不允洋图5-2 -2基本触发器工作波形从图中可见，在SD、Rd全部作用时间内都能直接改变Q ( Q)的状态，但§、Rd 的0状态同时消失后状态是不足的，所以正常工作时不允许同时为 15.2.2电位触发方式电位触发方式是在基本触发器的基础上加触发导引门， 如图5-2-3所示图5-2 -3电位触发方式R-S触发器其工作特点是CP= 1的全部时间内，R和S的变化都将引起触发器输 出端的变化而CP= 0的全部时间内，R和S的变化都不会引起触发 器状态的变化。

其工作波形如图5-2 -4所示Q '图5-2 -4电位触发RS触发器工作波形5.2.3主从触发器 主从触发方式电路由两个电位触发方式的触发器串接构成，如图5 - 2 - 5所示在主从R- S触发器中，一个为主触发器，一个为从触发器，但它们的钟控信号相位相反11H 1图5-2 -5主从R-S触发器在CP= 1时，主触发器根据S和R的触发状态翻转，从触发器的CP= 0 保持原状态不变在CP= 0时，从触发器的CP =1,按照与主触发器相同的状态翻转， 而主触发器在CP= 0全部时间内状态不变必须注意的是：(1) 在CP= 1期间，Q主仍然会随S、R状态变化而多次改变，因 此输入信号仍需要引导约束条件SR=02) 从触发器跟随主触发器状态翻转发生在 CP由1到0的时刻如果将触发器输出Q (Q )反馈至输入端，使得S=JQ，R=KQ，如图5 -2 -6所示，此时将输入信号 S改称为J R改称为KC!图5-2 -6主从J-K触发器由于将Q (Q )反馈至输入端，与外加输入信号J和K共同作为触发器 的输入信号因此有：(1)原RS= 0的约束条件不论卫K为何种状态均能满足，即JQ • KQ= 0J-K触发器就没有约束条件Q n+1= JQ n+KQ(2 )主触发器存在“一次翻转特性”。

也就是主触发器在CP= 1期间，如果接受J、K输入信号状态发生一次翻转，主触发器的状态一直保持不变，不再随输入信号改变而改变从触发器是跟随 CP由1至0这一时刻主触发器的状态而翻转由于主触发器存在一次翻转特性问题，使得主从J-K触发器在CP由1至0发生的状态转移，与J - K触发器状态方程描述的转移出现不一 致主从触发器正常工作要求CP= 1期间激励信号不发生变化，因此抗干 扰能力较差例5-1在图5 -3 -5给出的主从R -S触发器和图5 -3 -6给出的主从J-K触发器的CP、R、S及CP、J、K波形如图5-3 -7 (a) ( b)所示，假定触发器的初始状态Q =0,请分别画出主从R- S触发器和主从J- K 触发器的输出Q工作波形解Q工作波形如图 -3-7中Q主、Q波形所示由此波形可见：(1)从触发器的状态在CP由1跳变至0时刻，跟随Q主发生转移2 )比较主从R-S和主从J-K在第3个CP= 1期间，R-S触发器的Q主发生了两次状态转移，而主从 J-K的Q主只发生一次状态转移a)主从R-S触发器工作波形图5-2 -7主从R-S触发器和主从 -K触发器工作波形5.2.4边沿触发方式 边沿触发器的次态仅仅取决于CP信号的上升沿或下降沿到达时刻的 输入信号状态。

而在此之前或之后输入信号状态的变化对触发器的状 态没有影响因此提高了触发器的可靠性和增强了抗干扰能力边沿触发器主要有利用传输门构成的边沿触发器、 维持阻塞边沿触发器和利用门电路传输延迟时间的边沿触发器等几种例5-2 J-K触发器的时钟波形 CP及输入信号JK波形如图5-2 -8 所示试分别画出主从触发J-K触发器和下降沿触发边沿触发器输出 Q的波形设触发器初态为0图5 -2 -8例5-2工作波形请仔细比较Q主从和Q边沿输出波形的不同点5.3触发器的脉冲工作特性 5.3.1直接置位/复位基本触发器 为了保证触发器工作时能可靠翻转， 必须掌握对输入信号、时钟信号以及它们互相配合关系的要求，这些要求与电路的结构有密切关系假设每个门的平均传输延迟时间为饥，参见图5-2-1由图5-2 -1可知： (1) SD输入低电平开始，至Q= 1、Q =0反馈到输入止，SD低电平信号的宽度应满足财日2钿 (2)同理，Rd输入低电平开始，至Q=1、Q =0反馈到输入止，Rd 低电平信号的宽度应满足却N2tpd所以直接置位 复位所经历的传输延时时间为• =td pHL =2f5.3.2电平触发方式触发器由于电平触发方式触发器比基本触发器多了一级导引门电路，参看图5 -2 -3。

因此要求S (或R)和CP同时为高电平时间应满足"，CP) N3£d电平触发方式触发器的传输延迟时间为:LH 2tpd，pA 3tpd5.3.3主从触发方式触发器当CP= 1时，主要是主触发器接受输入信号，建立起稳定的 Q主，所 以，要求CP高电平的持续时间 如^3tpd为了保证可靠工作，要求 输入信号保持时间tH m丽从CP信号下降沿开始到输出端新状态稳定输出，也就是从触发器稳定输出建立的时间为传输延时时间，因为增加一个CP信号反相器，所 以5lh =3tpd ，Shl =4tpd最高时钟频率：对于主从R-S触发器，CP高电平和低电平持续时 间均为3pd，所以fPmax W (1/6法5.3.4边沿触发方式触发器电路结构不同，传输延迟及最高工作频率也不同对于上升沿触发的维持阻塞型D触发器，在CP上升沿到达之前，要求D信号必须建立且保持不变，称为建立时间 tset=2tpd要求 CP= 0的持续时间Jt ^tset=2tpd从CP上升沿到达至触发器状 态稳定建立，需经历3tpd时间，所以传输延迟时间t.LH =2损，轴L =3tpd (类同电平触发方式)要求CP= 1持续时间t^3to所以，最高工 H pd作频率 fPmax W (1/5)Pd。

最后必须指出的是，上面讨论的脉冲工作特性，仅仅是在假定门电路 传输时间相等条件下，定性说明有关物理概念实际器件中，每个门电 路传输延迟时间是不同的，而且内部逻辑门还采用了各种形式简化电 路所以每个集成触发器的参数数值要通过实验测定5.4 VHDL描述触发器 对触发器的基本逻辑功能描述同组合逻辑电路描述方法，但其突出的是时钟信号的描述和置位、复位信号的描述上升沿到达可写为IF CP='1' AND CP'LAST_VALUE='0' AND CP'EVENT可简写为 IF CP'EVENT AND CP='1'下降沿到达可写为IF CP='0' AND CP'LAST_VALUE='1' AND CP'EVENT可简写为 IF CP'EVENT AND CP='0'触发器异步置位复位信号，用IF语言描述条件IF (Set='0') AND (res='1') THENq_s <= '1';qb_s <= '0';ELSIF (Set='1') AN (res='0') THENq_s <= '0';qb_s<= '1';END IF;例5-3用VHDL描述异步复位的D触发器解LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY dff ISPORT (cp, d, cr: IN STD_LOGIC;q:OUT STD_LOGIC); ENDdff; ARCHITECTURE rtl OFdff ISBEGINPROCESS (cp, cr)BEGINIF(cr='0') THE。