EDA综合实验——八位全加器.docx

学生实验报告系别电子信息学院课程名称《EDA综合实验》班级实验名称8位全加器的设计姓名实验时间2014年 月 日学号指导教师王红航成绩批改时间2014年 月 日报告内容一、 实验目的和任务利用Quartus II原理图输入方法设计简单组合电路，通过一个8位全加器的设计掌握 利用EDA软件进行原理图输入方式的电子线路设计的详细流程二、 实验原理介绍一个8位全加器可以由2个4位全加器构成，加法器间的进位可以用串行方式实现， 即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接三、 设计代码（或原理图）、仿真波形及分析在 Quartus II 集成环境下，选择 “Bock Diagram/Schematic File",进入 Quartus II 图形 编辑方式双击编辑窗口，在元件选择窗口的符号库“ Library ”栏中，选择” Primitives”文 件夹中的”Logic”后，调出元件根据8位加法器设计的原理图，将2个4位加法器74283 及输入、输出元件符号调入，完成电路内部的连接及输入、输出元件的连接，并将相应的 输入、输出元件符号名分别更改为A[7..O]、B[7..O]、SUM[7...O]和0UT2。

再将当前设计设定为工程，目标芯片类型为ACEX1K；型号为EP1K30TC144-3编译设计文件，选择 “Start Compilatio n”对文件进行编译然后进行逻辑仿真设计，先建立波形文件，然后输 入信号节点，设置波形参量，编辑输入信号，保存文件时序仿真图功能仿真图由图片可以看出，当8位全加器的输入端口 A输入为60时，B端口输入为160时， 输出SUM为220,进位OUT2为0；当输入端口 A输入为60时，B输入为200时，SUM 为4,进位OUT2为1.当8位全加器的输入端口 A输入为80时，B端口输入为200时， 输出SUM为24，进位OUT2为1；当输入端口 A输入为80时，B输入为160时，SUM 为240，进位OUT2为0.证明设计是正确的四、实验结论与心得8位加法器的设计需要两个4位全加器组成，加法器的进位用串行方式实现，当A.B 两个输入端的和大于等于256时，OUT2向高位进位。