ddr基础与应用.pdf

DDRDDR基础与应用基础与应用 概要概要 一一, ,几个概念几个概念 二二,DDR,DDR性能参数性能参数 三三,DDR2/DDR3,DDR2/DDR3的新特性的新特性 四四,PCB layout,PCB layout和改善和改善good phasegood phase的方法的方法 几个概念几个概念 1 1，，BLBL 2, DM2, DM 3, DQS3, DQS BLBL BL ,BL ,Burst Length,Burst Length,也称也称突发长度突发长度. . 突发是在早期突发是在早期SDRAMSDRAM操作指在同一行中相邻的存操作指在同一行中相邻的存 储单元连续进行数据传输的方式，连续传输所涉储单元连续进行数据传输的方式，连续传输所涉 及到的存储单元数量就是突发长度及到的存储单元数量就是突发长度 BLBL越长，对连续的大数据量传输就越有好处，但越长，对连续的大数据量传输就越有好处，但 是对零散的数据，是对零散的数据，BLBL太长反而会造成总线周期的太长反而会造成总线周期的 浪费 BL=8 BL=8 DMDM DM, Data Mask，简称DM or DQM 在讲述读/写操作时，我们谈到了突发长度。

如果BL=4， 那么也就是说一次就传送4bit的数据为了屏蔽不需要的 数据，人们采用了数据掩码DQM技术通过DQM，内存 可以控制I/O端口取消哪些输出或输入的数据在读取 时，被屏蔽的数据仍然会从存储体传出，只是在“掩码逻 辑单元”处被屏蔽 每个信号针对一个字节这样，对于4bit位宽芯片，两个 芯片共用一个DQM信号线，对于8bit位宽芯片，一个芯片 占用一个DQM信号，而对于16bit位宽芯片，则需要两个 DQM引脚 SDRAM官方规定，在读取时DQM发出两个时钟周期后生 效，而在写入时，DQM与写入命令一样是立即成效 DDR 只有写入DQM DMDM DMDM DQS ,数据选取脉冲 DQS是DDR SDRAM中的重要功能，它的功能主 要用来在一个时钟周期内准确的区分出每个传输 周期，并便于接收方准确接收数据每一颗芯片 都有一个DQS信号线，它是双向的，在写入时它 用来传送由主IC发来的DQS信号，读取时，则由 DDR生成DQS向主IC发送 DQS 就是数据的同步信号 DDR2/DDR3是差分信号 DQSDQS DQS DDR DDR 性能参数性能参数 每个内存都会注明这三个参数值，大家应该很明显 看出有三个参数对内存的性能影响至关重要. tRCD, CL, tRP。

其他参数：其他参数：tRAStRAS DDR read cycleDDR read cycle tRCDtRCD tRCDtRCD: : ，在发送列读写命令时必须要与行有效命 令有一个间隔，这个间隔被定义为tRCD，即RAS to CAS Delay（RAS至CAS延迟）. 广义的tRCD以时钟周期（tCK，Clock Time）数 为单位，比如tRCD=2，就代表延迟周期为两个时 钟周期，具体到确切的时间，则要根据时钟频率 而定，对于DDR2-800，tRCD=5，所以 delay=2*5/80Mhz=12.5 nS 我们IC对应reg: 1209h[3:0] CLCL 在选定列地址后，就已经确定了具体的存储单 元，剩下的事情就是数据通过数据I/O通道（DQ） 输出到内存总线上了但是在CAS发出之后，仍 要经过一定的时间才能有数据输出，从CAS与读 取命令发出到第一笔数据输出的这段时间，被定 义为CL（CAS Latency，CAS潜伏期）由于CL 只在读取时出现，所以CL又被称为读取潜伏期 （RL，Read Latency）. 我们IC对应reg: 1205h[2:0] Precharge 由于SDRAM的寻址具体独占性，所以在进行完读写操作 后，如果要对同一Bank的另一行进行寻址，就要将原来 有效（active）行关闭，重新发送行/列地址。

L-Bank关闭 现有工作行，准备打开新行的操作就是预充电 （Precharge） 预充电可以通过命令控制，也可以通过辅助设定让芯片在 每次读写操作之后自动进行预充电 实际上，预充电是一种对工作行中所有存储体进行数据重 写，并对行地址进行复位，同时释放S-AMP（重新加入比 较电压，一般是电容电压的1/2，以帮助判断读取数据的 逻辑电平，因为S-AMP是通过一个参考电压与存储体电压 的比较来判断逻辑值的），以准备新行的工作具体而 言，就是将S-AMP中的数据回写，即使是没有工作过的存 储体也会因行选通而使存储电容受到干扰，所以也需要S- AMP进行读后重写. tRPtRP tRPtRP ,Precharge command Period，预充电 有效周期. . 在发出预充电命令之后，要经过一段时间 才能允许发送RAS行有效命令打开新的工 作行，这个间隔被称为tRP） 和tRCD、CL一样，tRP的单位也是时钟周 期数，具体值视时钟频率而定 我们IC对应reg: 1209h[7:4] tRAStRAS tRAStRAS：：Row Active to Row Active to PrechargePrecharge DelayDelay，， 即行有效至行预充电即行有效至行预充电间隔周期。

它有一个范围，对于PC133标准，一般是 预充电命令至少要在行有效命令5个时钟周 期之后发出，最长间隔视芯片而异（基本 在120000ns左右），否则工作行的数据将 有丢失的危险 我们IC对应reg: 120Eh[6]+1208[3:0] MRS/ EMRSMRS/ EMRS 上述上述DDRDDR的一些参数是如何设定的呢的一些参数是如何设定的呢? ? ----基本操作命令通过各种控制/ 地址信号的电平组 合来完成. 以DDR1为例: MRS, Mode register setMRS, Mode register set EMRS, Extended Mode register setEMRS, Extended Mode register set DDR2DDR2的新特性的新特性 1, 1, 4-BIT PREFETCH 2, 2, ODT (ON DIE TERMINATION) 3, OCD (OFF CHIP DRIVER) 4, POSTED CAS AND ADDITIVE LATENCY 4-BIT PREFETCH 上图是说明DDR-Ⅱ内外时钟的差异毕竟内部时 钟由外部决定，所以外部时钟才是比较的根本基 准。

在外部时钟频率相同的情况下，DDR2与DDR的 带宽一样 ODTODT ODTODT , On - Die -Termination 信号完整性增强信号完整性增强: DDR2 內存芯片采用內建的ODT 电阻设计，此技 术能有效改善传统DDR内存信号品质不完整的缺 点,避免高速率下的反射信号传送错误. 不过不过,ODT功能会增加功能会增加IC 的功耗的功耗. 例如,Pluto/ USB 无信号时1.8V的电流: ODT enable, I=200mA, ODT disable,I=123mA ODT ODT 电阻对功耗的影响电阻对功耗的影响 ODT ODT 电阻对电阻对Reflection noiseReflection noise的影响的影响 PlutoPluto的的ODTODT设定设定 1204[3]=1 ODT 1204[3]=1 ODT 1214 ODT resistor value selection1214 ODT resistor value selection [bit6,bit2]=01 75 ohm[bit6,bit2]=01 75 ohm [bit6,bit2]=10 150 ohm [bit6,bit2]=10 150 ohm [bit6,bit2]=11 50 ohm[bit6,bit2]=11 50 ohm [bit6,bit2]=00 disable[bit6,bit2]=00 disable NOW, Pluto= 150 ohmNOW, Pluto= 150 ohm OCD OCD, Off Chip Driver OCD OCD 可调整可调整DDR2 output driverDDR2 output driver的阻抗值的阻抗值, , 补偿补偿DQ,DQS,/DQSDQ,DQS,/DQS输出信号上拉和下拉电阻输出信号上拉和下拉电阻. . 从而调整波形上下沿的斜率从而调整波形上下沿的斜率, ,改善有效改善有效data window.data window. DDR2DDR2本身没有阻抗测量和比较功能本身没有阻抗测量和比较功能, ,需要需要ControlerControler 支持支持. .不过我们家不过我们家ICIC不支持不支持OCDOCD功能功能. . OCD 在进入在进入adjustment modeadjustment mode之前之前,Burst Length,Burst Length必须设必须设 成成4.4.因为因为ControlerControler 要向要向DDR2DDR2反馈反馈comparecompare后的后的 4bit4bit数据数据. . POSTED CAS and AL(1) 因为存在因为存在tRCDtRCD, ,所以在多次所以在多次read or writeread or write操作连续操作连续 执行时执行时, ,就可能发生命令冲突就可能发生命令冲突. DDR. DDR为了避免冲突为了避免冲突, , 会加必要的会加必要的delay,delay,从而会降低效率从而会降低效率. . 所以所以DDR2DDR2新增新增Posted CAS,Posted CAS,可以紧跟在可以紧跟在RASRAS信信 号之后号之后, ,也可在也可在tRCDtRCD内的任何位置内的任何位置. . AL(AL(additive latency), ),是指是指Posted CASPosted CAS与原来与原来 CASCAS之间相差的之间相差的CLKCLK数数. . POSTED CAS and AL(2) DDR3DDR3的新功能的新功能 增加新增加新pin: pin: 1, Reset pin1, Reset pin 2, ZQ pin2, ZQ pin 要外接要外接240ohm +/240ohm +/- -1%1%的电阻的电阻. . 3, VREFDQ pin/ VREFCA pin3, VREFDQ pin/ VREFCA pin VREFDQ for DataVREFDQ for Data VREFCA for command /AddressVREFCA for command /Address DDR/DDR2/DDR3DDR/DDR2/DDR3对比对比 PCB layout PCB layout 1,damping 1,damping 电阻电阻 2,2,线宽线宽/ /线距线距 3,3,屏蔽地线屏蔽地线 4,Power layout4,Power layout dampingdamping电阻对电阻对Reflection noiseReflection noise的影响的影响 线距对线距对CrosstalkCrosstalk的影响的影响 屏蔽地线对屏蔽地线对CrosstalkCrosstalk的影响的影响(1)(1) 屏蔽地线对屏蔽地线对CrosstalkCrosstalk的影响的影响(2)(2) 屏蔽地线长度对屏蔽地线长度对CrosstalkCrosstalk的影响的影响 Power layoutPower layout对对noisenoise的影响的影响 PlutoPluto的的2 2- -layer PCBlayer PCB 例子例子 问题问题问题问题: :忆典忆典6M68 MMBOX 6M68 MMBOX 播放播放moviemovie有时有色块：有时有。