数字逻辑同步时序逻辑电路.ppt

同步时序电路设计5.1 时序逻辑电路概述• 组合逻辑电路：在任何时刻产生的稳定输 出信号都仅与该时刻电路的输入信号相关 如译码器，全加器，数据选择器• 时序逻辑电路：在任何时刻产生的稳定输 出信号不仅与电路该时刻的输入信号有关 ，而且与电路过去的输入信号有关如触 发器，寄存器，计数器和移位寄存器等时序电路结构图输 入输 出 q1qkz1zrz1z2zmx1x2 xn 内 部 输 入内 部 输 出组合逻辑电 路触发器特点：包含组合逻辑电路和记忆（存储）电路；在电路的结构上，具有反馈表示存储电路中每个触发器的现态表示每个触发器的次态时序逻辑电路的分类• 根据电路工作方式分类：同步时序电路：各个触发器的时钟脉冲接在一起，即电路中 有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态 只改变一次异步时序电路：各个触发器的时钟脉冲不同，即电路中没有 统一的时钟脉冲来控制电路状态的变化，电路状态改变时 ，电路中要更新状态的触发器的翻转有先有后，是异步进 行的• 根据电路的输入/输出关系分类：米利（Mealy）型电路：某时刻的输出是该时刻的输入和电 路状态的函数 摩尔（Moore）型电路：某时刻的输出仅是该时刻电路状态 的函数，与该时刻的输入无关，如同步计数器。

同步时序电路的描述方法• 研究同步时序电路时，除逻辑函数表达式之外， 一般采用状态表、状态图去描述一个电路的逻辑 功能 1、逻辑函数表达式(1) 输出函数表达式反映电路输出Z与输入x和状态y之间关系表达式(2) 激励函数表达式反映存储电路的输入Y与电路输入x和状态y之间的关系(3) 次态函数表达式反映同步时序电路次态yn+1与激励函数y和现态yn2、状态表反映同步时序电路输出Z、次态yn+1和电路输入 x，现态y之间关系的表格3、状态图反映同步时序电路状态转移规律及相应输入/输 出取值关系的有向图4、时间图用波形图的形式来表示输入信号、输出信号和 电路状态等的取值在各时刻的对应关系同步时序逻辑电路分析• 所谓时序逻辑电路分析，就是对一个给定 的时序逻辑电路，研究在一系列输入信号 作用下，电路将会产生怎样的输出，进而 说明该电路的逻辑功能• 分析过程和方法求取上面的几个步骤逻辑电 路图列驱动方程 和输出方程 表达式状态方程画状态图、 状态表或时 序图分析电路 逻辑功能1235时序电路的分析步骤：时序电路的分析步骤：写次态变 化真值表4例1：分析如下图时序逻辑电路• 解：列写方程时钟方程: CP0=CP1=CP2=CP输出方程:C=Qn0Qn1Qn2驱动方程:J0=K0=1,J1=K1=Qn0,J2=K2=Qn0Qn1（2）将驱动方程代入JK触发器的特性方程,求各 个触发器的状态方程。

JK触发器的特性方程为各个触发器的状态方程为（3）根据状态方程和输出方程进行计算,列状态 表,同步时序逻辑电路的状态表画状态图画时序图例2、分析下面电路的功能输出方程：输出与输入有关， 为Mealy型时序电 路同步时序电路，时钟方程省去驱动方程：1写 方 程 式2求状态方程T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、列状态表45电 路 功 能由状态图可以看出，当输入X ＝0时，在时钟脉冲CP 的作用下，电路的4个状态按递增规律循环变化，即 ： 00→01→10→11→00→… 当X＝1时，在时钟脉冲CP的作用下，电路的4个状态 按递减规律循环变化，即： 00→11→10→01→00→… 可见，该电路既具有递增计数功能，又具有递减计数 功能，是一个2位二进制同步可逆计数器画状态图 时序图例例电路没有单独的输出，为穆尔型时序电路异步时序电路，时钟方程：驱动方程：1写 方 程 式2求状态方程D触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、列状态表45电路功能由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状 态按递减规律循环变化，即： 000→111→110→101→100→011→010→001→000→… 电路具有递减计数功能，是一个3位二进制异步减法计数器 。

画状态图、时序图同步时序逻辑电路的设计• 设计步骤建立原始状态表• 直接从设计命题的文字描述得到的状态表 称为原始状态表• 对时序命题的逻辑功能有了清楚的了解之 后，才能建立正确的原始状态表所谓正 确也就是原始状态表中，状态个数不能少 ，状态之间的转移关系不能错• 例一：某序列检测器有一个输入端x和一个输出端 Z从x端输入一组按时间顺序排列的串行二进制 码当输入序列中出现101时，输出Z＝1，否则Z ＝0试作出该序列检测器的原始状态表和原始状 态图解题分析：(1) 逻辑功能框图序列检测器xZCP• 例二：假设某同步时序电路，用于检测串行输入的 8421BCD码，其输入的顺序是先高位后低位，当出现非 法数字(即输入1010，1011，1100，1101，1110，1111) 时，电路的输出为1试作出该时序电路的原始状态表和 原始状态图解题分析：根据题意，该电路有一个输入x，用来接收8421BCD码 ，对于所接收的8421BCD码判别，用输出Z来指示要求对输入的二进制码四位一组一组的检测，要检测的 序列有16种，这样我们建立原始状态图的过程就不同了• 例三：某一引爆装置，当引爆开关x闭合后(x＝1) ，经过4个时钟脉冲周期，即电路的输入序列x＝ 1111时，发出引爆信号(Z=1)，使炸药包引爆。

试 作出该引爆装置的原始状态图和状态表解题分析：1、 根据题意，设电路的初始状态为S0，3、当接收到第二个1时，电路状态由S1转移到S2；2、当电路接收到第一个1时，电路的状态由S0转移到S1；4、接收到第三个1时，电路状态由S2转移到S3；5、当接收到第四个1时，引爆装置将同炸药包一起爆炸， 因此S3的次态可以为任意状态，用字母“d”表示，但是输 出应为1状态化简• 第一步作出的状态图和状态表不一定是最简的， 可能包含多余状态，状态个数的多少直接影响时 序电路所需触发器的数目因此需要对状态表进 行化简，减少触发器和逻辑门的数目• 状态化简，就是从原始的状态表中消去冗余状态 ，得到一个最小化状态表这个最小化状态表既 能表征逻辑命题的全部要求，而且状态数又最少 • 对于完全确定状态表和不完全确定状态表的化简 方法有不同，分别讨论完全确定状态表的化简• 几个概念等效状态：设状态S1和S2是完全确定状态表 中的两个状态，如果对于所有可能的输入序列， 分别从状态S1和状态S2出发，所得到的输出响应 序列完全相同，则状态S1和S2是等效的，记作 (S1,S2)，或者说，状态S1和S2是等效对这里所说的所有可能的输入序列，是指输入序 列的长度和结构是任意的，它包含无穷多位，且 有无穷多种组合。

• 等效状态的传递性：若状态S1和S2等效，状态 S2和S3等效，则状态S1和S3也等效S1,S2), (S2,S3) (S1,S2,S3) • 等效类：彼此等效的状态集合，称为等效类若 有(S1,S2)和(S2,S3)，则有(S1,S2,S3) • 最大等效类：若一个等效类不是任何其它等效类 的子类，则此等效类称为最大等效类即S2，S3在相同的输入序列下，次态和输出完全相同例如， X=10111，初态为S2和S3时的次态和输出如下： S2，S3可合并为一个状态，合并后用S2代替画简后的状 态转换图和转换表如下： 完全确定状态化简的一般化简步骤：(1) 画状态隐含表(2) 顺序比较，找相等状态对(3) 关连比较，找最大相等类(4) 确定最终的状态数 ￿￿ 隐含表方法：先对原始状态表中的各状态进行两 两比较，找出等价状态对；然后利用等价的传递 性，得到等价类；最后确定一组等价类，以建立 最简状态表化简方法1. 画状态隐含表• 隐含表是一个直角三角形网，两边网格 数相等，等于状态数减1 隐含表2. 顺序比较• 比较结果有三种：a 在输入作用下，两状态的输出不等，则这两个状态不 等价，以“X”表示；b 在输入作用下，两状态的输出相等，所得到的次态也 相同或交错相等，则两个状态等价， 以“√”表示；c 在输入作用下，两状态的输出相等，但次态不同，则 这两个状态需要进一步比较（关连比较）才能确定是否等 价。

根据等价状态的定义，两个状态是否等价的条 件可归纳为两点：第一，在各种输入取值下，它们的输出完全相同 ￿￿第二，在第一个条件满足的前提下，它们的次态 满足下列条件之一，即：￿￿ ① 次态相同；￿￿ ② 次态交错；￿￿ ③ 次态循环；￿￿④ 次态对等价￿￿ 判断两个状态是否等价3. 关连比较• 进一步比较隐含表中所填的状态是否等价，可在隐含表上 直接比较有时需要多次比较才能确定两个状态是否等价 上表中如果要确定A，B是否等价，则必须确定B，E是否 等价从隐含表中看出B，E不等价，所以A，B也不等价同理，A，C也不等价最后得到下图所示的隐含表 4. 确定最终的状态数• 经过上述步骤后，即可确定出各个最大等价类 每个最大等价类只保留一个状态本例中的最大等价类有3个：A，(B，C)，(D，E) ，每个等价类只保留一个状态：A，B，D， 则化简结果如下表： 状态化简实例• 1：化简如下状态表• 从关连比较结果得出以下五个等价类：（A ，E），（B，F），C，D，G以状态 A，B，C ，D，G 作为最终状态 则化简后的状态表如下：不完全确定状态表的化简• 对于某个状态的可应用定义一个输入序列对于某个初始状态是可应用的定义：为机 器处于该初始状态时，在输入序列作用下所有的后续状态 都是确定的。

状态相容不完全确定状态化简的一般化简步骤：(1) 画状态隐含表(2) 顺序比较，找相容状态对(3) 画合并图，找最大相容类(4) 作出最简状态表 这一组相容类必须满足以下3个条件：￿￿ Ø覆盖性：所选相容类集合应包含原始状态表的全部状 态￿￿ Ø最小性：所选相容类个数应最小 Ø闭合性：所选相容类集合中的任一相容类，在原始状 态表中任一输入条件下产生的次态应该属于该集合中 的某一个相容类 ￿￿ 同时具有覆盖、最小、闭合三个条件的相容类集合 ，称为最小闭覆盖，这就组成了最简状态表￿￿ 1、作隐含表，找相容状态对 2、作合并图，求最大相容类 由上图找出两个最大相容类：(A，B，F)， (B，C，D，E，F)￿￿ 3、作最简状态表 相容类覆 盖闭 合ABCDEFx=0x=1ABFABFBCDBCDEFBCDEFABFCDEQx01ZA1A1B1B10B1A1B11所谓状态分配，是指给最小化状态表中的 每个字母或数字表示的状态，指定一个二进 制代码，形成二进制状态表 电路的状态是触发器状态的组合如果电 路有N个状态，2n-1if A=‘1’ then stateif A =‘1’ then stateif A =‘1’or B=‘1’ then state if A=‘1’ then Y if A=‘1’ then Y Y<=‘0’；Z<=‘0’； --其余情况输出为零 end case;end process; end one;。