cadence模拟电路板图设计.docx

实验名称：模拟电路板图设计实验者：赵静怡 学号：1028401083 指导老师：顾江敏实验目的：1、 根据已知电路图了解模拟电路设计要求2、 完成模拟电路仿真，学会加载已知数据3、 绘制模拟电路板图，通过 DRC 以及 LVS 检查进一步熟悉和掌握 cadence软件的使用实验操作介绍：一、进入操作界面1、 双击“VMware Workststion”，进入虚拟机选择用户名“icl2012 ”，键入密码“Su64zhouicl ”进入 cadence 界面右击“Open in Terminal”进入输入指令界面2、 部分指令说明：ls（回车）——查找当前目录下所有文件，绿色是可执行文件、蓝色为文件夹ls—l（回车） ——给出文家属性、建立时间等信息cd ..（回车）——回到 icl2012./ic【Tab】 （回车）——打开界面二、库管理器1、点击“library manager”，打开库管理器认识 Schematic、layout、Symbol等每一项内容点击左上角“show Categories”即可看到 library 中的具体分类2、点击“File —New—library”，新建一个库。

选择“Attach to an existing techfile”与 pdk 一致 “Technology Library”中选择与之匹配的库3、建立 cell，注意名字中不要有空格、只能有字母、数字、下划线三、绘制 Schematic1、快捷键“i”：Add Instance2、快捷键“m”：移动元器件3、快捷键“w”：连线4、快捷键“l”：标注网络名5、快捷键“p”：加 port6、电路仿真四、生成 Symbol1、点击“Design—Create Cell view—From Cell view”生成 Symbol2、绘制完成之后“Design—Check and Save”五、绘制 layout1、快捷键说明：Shift+z：缩小Ctrl+z：缩小NPLUS+NV：是指只看 NPLUS 这一层F：刷新Q：设置参数Ctrl+d：取消所有选中Ctrl+a：全部选中Shift+k：删除标尺K：进行标尺P：布置金属线Shift+c：删除2、从电路图生成 layout（1）Tools— Design—Layout XL（2）Connectivity—Update—Components and Nets 从电路图更新到 layout（3）将 I/O Pins 修改为金属 1，将 Pin Label Shape 修改为 Label，修改 Pin Label Options 的参量。

六、DRC 检查1、Calibre—Run DRC2、show all—show unresolved（显示未解决的错误）3、若出现错误，右击 highlight，在菜单栏 highlight 中选择 zoom to last highlight，返回 layout 即可看到错误位置实验原理：模拟电路设计原则：元件之间必须保持匹配1、简单匹配，保证栅极走向相同电阻成整数比例关系：以 1k 为参照，2k 电阻采用两个 1k 的电阻，用金属将其串联250 电阻选择 4 个 1k 电阻，用金属将其并联这样 1k 电阻就是根器件，以根器件保持匹配2、严格匹配（1）四方交叉对称：在输入级中，对匹配要求非常高，前端不匹配会对后端电路产生失调电压或电流我们可以将一个器件分成两个器件，将其摆放成 2*2 的矩阵，只要浓度梯度是线性的，那么这样放置会保证每个器件的匹配缺点是这样放置会导致走线复杂，参照 109 页走线图A/2 B/2B/2 A/2（2）经济型：B/2 A/2 A/2 B/23、 误差：（1）减少阶梯误差，间隔放置器件A B1 A B2 A B3（2）虚设元件：为了防止刻蚀浓度的不同，增加 dummy，使我们电路中的元件刻蚀浓度相同。

牺牲面积，增加电路性能3）选择大尺寸的器件，可以减少误差所以对数值要求很高的情况下，可以适当考虑增加尺寸4）要考虑寄生电容/寄生电阻，避免耦合，产生自激4、干扰：在模拟电路周围加保护环 Guard Ring，将衬底良好的接到地，采用大量的 sub—M1 Contact5、噪声：同样可以使用 Guard Ring，在锁相环中加屏蔽层6、模拟电路追求串联电阻要小；减少器件失效；注意过孔，通过过孔矩阵连接实验步骤：一、电路设计与仿真1、首先打开已知电路，电路图如下：在本次电路中，重点关注的匹配是 NM1 和 NM2，之后是 PM0 与 PM1 的匹配，同时要关注 NM4、NM0 与 NM3 的成比例关系2、打开已知仿真电路3、根据已知仿真电路进行电路仿真，装载已设定数据：Tools—Analog Environment 打开 Analog Design EnvironmentSession—load state4、运行之后，得到仿真结果如下：二、绘制 layout1、根据电路要求重点关注的匹配是 NM1 和 NM2，之后是 PM0 与 PM1 的匹配，同时要关注 NM4、NM0 与 NM3 的成比例关系。

所以 NM1 和 NM2 根据四方交叉型严格匹配2、PM0 与 PM1 采用经济型匹配3、NM4、NM0 与 NM3 的成比例关系匹配4、由于 PM2 有 16 个 finger，所以采用四方交叉型，避免衬底无法连接到内部单元5、部分板图绘制如下（不包含电容）：6、将电路与电容连接，注意电容采用的金属层7、绘制总体模拟电路板图三、DRC 及 LVS 检查1、DRC 检查出现错误均是森林覆盖率问题，在本电路中可以忽略2、LVS 检查(1)出现问题如下：修改方式：在 netlist 中加入 pdf 中的网表文件，重新运行（2）出现连线错误修改方式：点击错误位置，回到电路图，检查连线是否正常，有没有将所有公共端连接到一起（3）出现 pin 的错误修改方式：pin 的十字交叉标志必须在金属层上（4）最终完成检查。