PCB各层含义及Gerber.txt

PCB各层含义及Gerber对于不同的PCB设计就有不同的输出Gerber文件数,特别是不同板层的PCB设计差别更大但是通常来讲有七种板层数据需要输出，这们分别是：(1)Routing(丝印层)：如果是两层以上板，将分为上、下或中间走线层(2)Silkscreen(丝印层)：多层板有上、下两层，如果底层没有丝印，则不用出；(3)Plane(电源、地平面层)：只是针对多层板而言(以负片输出)；(4)Paste Mask(SMD贴片层)；主要针对PCB板上的SMD元件如果板全部放置的是Dip(通孔)元件，这一层就不用输出Gerber文件了在将SMD元件贴PCB板上以前，必须在每一个SMD焊盘上先涂上锡膏，在涂锡用的钢网就一定需要这个Paste Mask文件,菲林胶片才可以加工出来Paste Mask层的Gerber输出最重要的一点要清楚，即这个层主要针对SMD元件，同时将这个层与下面即将介绍的Solder Mask作一比较，弄清两者的不同作用，因为从菲林胶片图中看这两个胶片图很 5)Solder Mask(主焊层)；主要用 是 (比如元件 焊盘 特 的 )在PCB板上不 而 以 的 出 在板上， 是需要焊 与贴的对 一定要 ， 地讲，在设计中如果 对 以¡ 的 出 在板上，¢£在输出主焊层就可以⁄¥ 上。

对于主焊层Gerber，输出 Pads(焊盘)一定需要 ，但是主焊层的Pads(元件 焊盘)ƒPastMask中不一§，¥currency1'了SMD Dip两种焊盘，而PastMask“只currency1含SMD焊盘6)NC Drill(NC«孔层)；对于有通孔的PCB板设计，NC Drill输出文件必不可‹的，没有这个文件就没›fiPCB板«孔fl(7)Drill Drawing(«孔 –图层)；«孔 –图是为«孔†‡的一个数据 –图输出·层时要 ¶在•‚ 设置时，有«孔的对 一„ 需要上，因为¥的输出主要就是针对«孔对 ，比如Pads(焊盘)与Vias(”孔) »…：在输出菲林文件时一„ 是以‰七 为¿ ，只需要`‰¿ 输出即可，´ˆ需要输出多‹个菲林文件需要看设计的PCB而定，比如 面板就不˜在底层走线 Plane(平面)层，但是可¯˜在两个丝印Gerber文件 ，多层板可¯˘出 两个以上的走线层只要对输出Gerber文件˙¨ ˚，¸ 设计多˝˛，但ˇ— 不 中flflflflflflflflflflflfl于 焊层 焊层的 2010-11-03 13:35于 焊层 焊层的 焊层：solder mask，是 板 上要上 的部分；因为¥是负片输出， 以 Æ上有solder mask的部分 Æ 果ª不上 ，而是 锡， ŁØ焊层：paste mask，是Œº贴片时要用的，是对 有贴片元件的焊盘的，大 与toplayer/bottomlayer层一§，是用来 钢网 锡用的。

要点：两个层 是上锡焊 用的，ª不是 一个上锡，一个上 ；¢£有没有一个层是 上 的层，只要个 æ上有·层，就 这 æ是上 ı 的 ł时øœ没ß 有这§一个层Øø们 的PCB板，上面的焊盘 情况下 有solder层， 以制作成的PCB板上焊盘部分是上了 Ł的焊锡的，没有上 这不奇怪；但是ø们 的PCB板上走线部分，仅仅只有toplayer或者bottomlayer层，ª没有solder层，但制成的PCB板上走线部分 上了一层 ¢可以这§ ：1、 焊层的¶思是在整片 焊的 上 窗，目的是允许焊 Ø2、 情况下，没有 焊层的 æ 要上 Ø3、paste mask层用于贴片封装ØSMT封装用到了：toplayer层，topsolder层，toppaste层，且toplayer toppaste一§大 ，topsolder比¥们大一圈flDIP封装仅用到了：topsolder multilayer层 经”一番分 ，ø发 multilayer层 就是toplayer，bottomlayer，topsolder，bottomsolder层大 重叠 ，且topsolder/bottomlayer比toplayer/bottomlayer大一圈。

疑问：“solder层 对 的 层有 才˘ 锡或 金”这句话是否正˚ 这句话是一个工作在生产PCB厂的人说的，他的¶思就是说：要想使 在solder层的部分制作出来的 果是 锡，¢£对 的solder层部分要有 即：与solder层对 的 æ要有toplayer或bottomlayer层的部分 Ø虽然这£说，但ø曾经看到”一块PCB 板，上面一块 锡 æ，只 了solder层，在pcb图上，与¥对 的 æª没有 层Ø不知孰对孰错 在：ø得出一个… ：：“solder层 对 的 层有 才˘ 锡或 金”这句话是正˚的Øsolder层的是不 的 æØpaste mask业内俗称“钢网”或“钢板”这一层ª不˜在于印制板上，而是 独的一张钢网，上面有SMD焊盘的位置上镂空一„镂空的 状与SMD焊盘一§，尺寸略 这张钢网是在SMD自动装配焊 工艺中，用来在SMD焊盘上涂锡浆膏的PCB板各个层的含义1、如何 flPCB 板材 ) j6 N, H0 z4 S# o% rflPCB 板材必须在满足设计需求 可量产性及成本中间取得平衡点设计需求currency1含电气 Œ构这两部分通常在设计非常高速的flPCB 板 (大于flGHz 的频率)时这材质问题˘比较重要。

例如， 在常用的flFR-4 材质，在几个GHz 的频率时的介质损耗(dielectric loss)˘对信号衰减有很大的影响，可¯就不合用就电气而言，要 ¶介电常数(dielectric constant) 介质损在 设计的频率是否合用flflo- W0 i- f$ B" L; K2、如何避免高频干扰 9 y# i5 }) ?6 F& D/ Z: [. ^; x, T/ h" j避免高频干扰的¿本思路是尽量降低高频信号电磁场的干扰，也就是 谓的串扰(Crosstalk)可用拉大高速信号 模拟信号之间的距 ，或加flground guard/shunt traces 在模拟信号旁边œ要 ¶数字地对模拟地的噪声干扰 a# C/ L H% a2 W3、在高速设计中，如何 决信号的完整性问题 信号完整性¿本上是 抗匹配的问题而影响 抗匹配的因素有信号源的架构 输出 抗(output impedance)，走线的特性 抗，负载端的特性，走线的拓 (topology)架构 决的 是 端 (termination)与 整走线的拓 u" h$ I+ s+ w3 x8 D( r& Q4、差分 线 是如何 的 差分对的 线有两点要 ¶，一是两 线的 要尽量一§ ， 一是两线的间距(‰间距 差分 抗决定)要一 不 ，也就是要 平‚。

平‚的 有两种，一为两 线走在同一走线层(side-by-side)，一为两 线走在上下 两层(over-under)一„以前者flside-by-side(ª , ª ) 的 较多 e* E0 H8 Q4 B, Y6 ?: Y5、对于只有一个输出端的时 信号线，如何 差分 线 要用差分 线一定是信号源 端也 是差分信号才有¶义 以对只有一个输出端的时 信号是¸›使用差分 线的) v" A) B+ \) J; u% ~$ F- d& E6、 端差分线对之间可否加一匹配电 1 V) @" ]0 h4 i o8 D/ C7 b( j端差分线对间的匹配电 通常˘加, 于差分 抗的 这§信号 质˘ 7、为何差分对的 线要 且平‚ & q R& I0 t' m' T( i* x3 {0 n5 A3 _* o3 [0 D# l对差分对的 线 ·要 的 且平‚ 谓 的 是因为这间距˘影响到差分 抗(differential impedance)的 , ‰ 是设计差分对的重要 数需要平‚也是因为要 差分 抗的一 性 两线 , 差分 抗就˘不一 , 就˘影响信号完整性(signal integrity)及时间 (timing delay)。

~/ p" L3 Y* c& ^* O; o( y8、如何 Æ 线中的一 的问题¿本上, 将模/数地分 是对的fl要 ¶的是信号走线尽量不要¡”有分 的地 (moat), œ有不要¢电源 信号的£⁄电⁄路¥(returning current path) ƒ大 b( }6 _3 o9 y: j* D7 j" h; H" @: l5 M8 k§currency1是模拟的正'“currency1«电路, 要有‹定的currency1«信号, 必须满足loop gain 与flphase 的›fi, 而这模拟信号的currency1«›fi很fl –到干扰, 即使加flground guard traces 可¯也¸›完全 干扰fl而且 的ƒ ,地平面上的噪声也˘影响正'“currency1«电路fl 以, 一定要将§currency1 †片的距 •可¯ ˚ 高速 线与flEMI 的要求有很多 但¿本‡则是因flEMI 加的电 电fl或flferrite bead, 不¯·成信号的一 电气特性不 合›fifl 以, 最 先用¶ 走线 flPCB 叠层的•‚来 决或减‹flEMI的问题, 如高速信号走内层。

fl最„才用电 电fl或flferrite bead 的 , 以降低对信号的”»/ U% G; L2 R+ Z) i2 d" [' T( j9、如何 决高速信号的…工 线 自动 线之间的‰ ! K2 l* I; q8 N! n0 L0 r* r9 B( j: U+ u5 ~在较¿的 线 件的自动 线º大部分 有设定`´ 件来ˆ制˜线 及”孔数目各¯flEDA˘˙的˜线¨ ¯˚ `´ 件的设定 目有时 差¸ fl例如, 是否有足 的`´ 件ˆ制˝‚线(serpentine)˛ˇ的 , ¯否ˆ制差分对的走线间距 fl这˘影响到自动 线出来的走线 是否¯ 合设计者的想›fl —, …动 整 线的 也与˜线¨ 的¯˚有 对的 fl例如, 走线的 ¯˚,”孔的 ¯˚,¸ 走线对 的 ¯˚ fl 以, 一个˜线¨ ¯˚¿的 线º, 才是 决之 7 P: c! |6v {2 }7 D10、 于fltest coupon9 h9 h( y" K. X4 _& U" U% C$ E+ z9 V( H. ytest coupon 是用来以flTDR (Time Domain Reflectometer) 量 生产的flPCB 板的特性 抗是否满足设计需求。

fl一„要ˆ制的 抗有 线 差分对两种情况fl 以，fltest coupon 上的走线线 线距(有差分对时)要与 要ˆ制的线一§fl最重要的是 量时 地点的位置fl为了减‹ 地¨线(ground lead)的电 ，flTDR (probe) 地的地 通常非常 量信号的地 (probe tip)，fl 以，fltestcoupon 上量 信号的点ƒ 地点的距 要 合 用的 flfls: z6 S7 u0 ?% E7 ]11、在高速flPCB 设计中，信号层的空 æ可以 ，而多个信号层的 在 地 电源上 如何分配 9 L% M L& B+ L; C+ A/ x' }一„在空 æ的 大部分情况是 地fl只是在高速信号线旁 时要 ¶ 与信号线的距 ，fl。