实验十一 同步计数器的逻辑功能测试及应用.doc

真诚为您提供优质参考资料，若有不当之处，请指正实验十一 计数器74LS161的逻辑功能测试及应用一、 实验目的1、 熟悉集成计数器触的逻辑功能和各控制端作用2、 掌握集成计数器逻辑功能测试方法3、 掌握计数器使用方法二、 实验设备与器件1、 实验设备：DLBS系列数字逻辑实验箱1个，MF47型万用表１台2、 实验器件：74LS161集成同步计数器×2片，四二输入与非门74LS00×1块三、实训器件说明1、 74LS161集成同步计数器74LS161是一种同步四位二进制同步加法计数器，计数范围是0～15，具有异步清零、同步置数、保持和二进制加法计数等逻辑功能图11.1所示为74LS161的管脚图和逻辑功能示意图图中 端是异步清零控制端，当=0时，输出Q3Q2Q1Qo全为零，实现异步清除功能 是同步置数控制端，当=1，=0，且CP=CP↑时，输出Q3Q2Q1Qo=D3D2D1Do,实现同步预置数功能CTP和CTT是计数控制端，CP是上升沿有效的时钟脉冲输入端，D0～D3是并行数据输入端，Q0～Q3是计数输出端，CO是进位输出端，且进位输出信号CO=CTt=Q3Q2Q1Qo ，它可以用来实现电路的级联扩展。

74LS161的逻辑功能如表6.9所示表中各控制输入端按优先级从高到低的次序排列，依次为、、CTp和CTt，其中CR优先级最高计数输出Q3为最高位，Qo为最低位表6.9 74LS161的逻辑功能表输入 输出CTpCTtCPD3D2 D1DoQ3Q2Q1Qo0××××××××000010××↑D3D2D1D0D3D2D1D0110×××××× 保持11×0××××× 保持1111↑××××二进制加法计数由表6.9可知，74LS161具有以下逻辑功能：（1） 异步清零当=0时，计数器清零，与CP脉冲无关，所以称为异步清零2） 同步置数当=1，=0 ，CP脉冲上升沿到来时，并行输入数据D3—Do被置入计数器，计数器输出为D3D2D1Do 由于置数发生在脉冲CP上升沿时段，故称为同步置数3） 保持功能当==1，且CTp•CTt=0时，输出Q3Q2Q1Qo=Q3Q2Q1Qo保持不变4） 计数功能当==CTp=CTt=1时，且CP=CP↑时，计数器处于计数状态才开始加法计数，实现计数功能随着CP脉冲上升沿的到来，计数器对CP脉冲进行二进制加法计数，每来一个CP脉冲，计数值加“1”当计数值达到15 时，进位输出CO为“1”。

2、由74LS161同步计数器构成任意（N）进制计数器方法 （1）直接清零法 直接清零法是利用芯片的复位端和与非门，将N所对应的输出二进制代码中等于“1”的输出端，通过与非门反馈到集成芯片的复位端，使输出回零 例如，用74LS161芯片构成十进制计数器电路如图11.2所示 （2）预置数法 预置数法是利用芯片的预置数端和预置输入端D3D2D1Do，因74LS161芯片的是同步预置数端，所以只能采用N-1值反馈法，其计数过程中不会出现过渡状态例如图10.3所示的七进制计数器电路 （3）进位输出置最小数法 进位输出置最小数法时利用芯片的预置控制端和进位输出端CO，将CO端输出经非门送到端，令预置输入端D3D2D1Do输入最小数M对应的二进制数，最小数M=2-N例如，九进制计数器N=9，对应最小数M=2-9=7，（7）相应的预置输入端D3D2D1Do=0111，如图10.4所示4）级联法 利用两片74LS161可构成从十七进制到二百五十六进制之间任意进制的计数器例如，用两片74LS161构成二十四进制计数器电路组成如图10.5所示 四、 实训内容与步骤 1、74LS161集成同步计数器功能测试。

按图10.6所示接线然后按以下步骤进行逐项测试 （1）异步清零当=0时，计数器清零，与CP脉冲无关，所以称为异步清零2）同步置数当=1，=0 ，CP脉冲上升沿到来时，并行输入数据D3—Do被置入计数器，计数器输出为D3D2D1Do 由于置数发生在脉冲CP上升沿时段，故称为同步置数3)保持功能当==1，且CTp•CTt=0时，输出Q3Q2Q1Qo=Q3Q2Q1Qo保持不变4)计数功能当==CTp=CTt=1时，且CP=CP↑时，计数器处于计数状态才开始加法计数，实现计数功能随着CP脉冲上升沿的到来，计数器对CP脉冲进行二进制加法计数，每来一个CP脉冲，计数值加“1”当计数值达到15 时，进位输出CO为“1”2、用74LS161构成五进制计数器按图10.6所示接好连线，连续给定CP脉冲，观察输出是否从0000循环到0100.3、用两片74LS161可构成级联扩展按图10.5所示接好连线，连续给定CP脉冲，观察输出是否从0000-0000循环到0010-0100.五、实训总结 1、整理实验内容和各实验数据 2、总结计数器使用特点。