第一章集成电路的基本制造工艺41424.ppt

第一章 集成电路的基本制造工艺半导体制造工艺分类半导体制造工艺分类PMOS型型双极型双极型MOS型型CMOS型型NMOS型型BiMOS饱和型饱和型非饱和型非饱和型TTLI2LECL/CML半导体制造工艺分类一 双极型IC的基本制造工艺： A ） 在元器件间要做电隔离区（PN结隔离、 介质隔离及PN结介质混合隔离） ECL（发射极耦合逻辑电路） TTL/DTL ，STTL B） 在元器件间自然隔离 I2L（集成输入逻辑电路）半导体制造工艺分类二 MOSIC的基本制造工艺： 根据栅工艺分类 铝栅工艺 硅栅工艺 其他分类（根据沟道） PMOS、NMOS、CMOS（根据负载元件）E/R、E/E、E/D 半导体制造工艺分类三 Bi-CMOS工艺： A 以CMOS工艺为基础 P阱，N阱 ，双阱 Bi-CMOS工艺 B 以双极型工艺为基础双极型集成电路和MOS集成电路优缺点双极型集成电路速度高、驱动能力强、模拟精度高、功耗比较大CMOS集成电路低的静态功耗、宽的电源电压范围、宽的输出电压幅度（无阈值损失），具有高速度、高密度潜力；可与TTL电路兼容。

电流驱动能力低1. 双极集成电路的基本制造工艺双极集成电路的基本制造工艺可分为两类：元器件要做隔离区（隔离的方法有很多种，pn结隔离，全介质隔离，pn结-介质混合隔离等）；元器件间自然隔离典型的PN结隔离的掺金TTL电路工艺流程一次氧化衬底制备隐埋层扩散外延淀积热氧化隔离光刻隔离扩散再氧化基区扩散再分布及氧化发射区光刻背面掺金发射区扩散反刻铝接触孔光刻铝淀积隐埋层光刻基区光刻再分布及氧化铝合金淀积钝化层中测压焊块光刻横向PNP晶体管刨面图PNPCBENPP+P+PP纵向PNP晶体管刨面图CBENPp+PNPNPN晶体管刨面图ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+衬底选择P型Si ρ ：10Ω.cm 111晶向,偏离 2O~5O第一次光刻—N+埋层扩散孔o制作埋层的目地：o1减小集电极串联电阻o2减小寄生PNP管的影响o埋层杂质选择原则o1 杂质固浓度大o2高温时在Si中的扩散 系数小，以减小上推o3 与衬底晶格匹配好，以减小应力P-SUBN+-BL涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗—去膜--清洗—N+扩散(P)外延层淀积VPE（Vaporous phase epitaxy) 气相外延生长硅 SiCl4+H2→Si+HCl外延层淀积时考虑的设计主要参数是外延层电阻率和外延层厚度 Tepi>Xjc+Xmc+TBL-up+tepi-oxSiO2N+-BLP-SUBN-epiN+-BL第二次光刻—P+隔离扩散孔o涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗o—去膜--清洗—P+扩散(B)N+-BLP-SUBN-epiN+-BLN-epiP+P+P+在衬底上形成孤立的外延层岛,实现元件的隔离第三次光刻—P型基区扩散孔 决定NPN管的基区扩散位置范围SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PP去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗—去膜—清洗—基区扩散(B)第四次光刻—N+发射区扩散孔o集电极和N型电阻的接触孔；Al-Si 欧姆接触：ND≥10e19cm-3　　　　　　　SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PPN+去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗—去膜—清洗—扩散第五次光刻—引线接触孔o　　SiO2N+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗—去膜—清洗第六次光刻—金属化内连线：反刻铝ALN+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗—去膜—清洗—蒸铝SBC （standard buried collector， 标准埋层集电极隔离工艺）ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+CDI （Collector-Diffusion Isolation 集电极扩散隔离工艺 ）P型衬底，p型外延层，集电极扩散隔离3Dpn结隔离扩散工艺总结及比较 oSBC（standard buried collector，标准埋层集电极隔离工艺）oCDI（Collector-Diffusion Isolation 集电极扩散隔离工艺 ）o3D2.氧化物隔离双极工艺CEBCEB介质隔离结构的优点：面积小；寄生电容小 缺点：不能减小发射极、基极、集电极之间的距离（有源区面积还是很大）； 需要长时间的高温氧化； 器件按比例缩小困难pn结隔离介质结隔离3.1先进的双极器件工艺-自对准o发射极由n＋多晶硅形成，基极电极由p+多晶硅形成o两层多晶硅之间的氧化层称为侧墙，它保证了晶体管基极和发射极之间的自对准3.1先进的双极器件工艺-自对准常规结构和自对准结构的对比3.2先进的双极器件工艺-多晶硅发射极o多晶硅发射极解决双极型晶体管纵向按比例缩小问题的最佳方案之一就是采用多晶硅发射极结构；避免发射区离子注入对硅表面的损伤；多晶硅发射极具有较大电流增益；发射极引出在发射区外面,避免铝的尖锥穿透问题3.3先进的双极器件工艺-深槽隔离o深槽隔离深槽隔离技术：令沟槽穿透外延层和埋层直至衬底，将相邻的晶体管隔开;需要RIE刻槽技术优点：无p+隔离区横向扩散问题;省去了形成场氧化层的高温过程;沟槽击穿电压高1.2 CMOS工艺集成电路CMOS集成电路工艺--以P阱硅栅CMOS为例1 光刻I---阱区光刻，刻出阱区注入孔 N-SiN-SiSiO2CMOS集成电路工艺--以P阱硅栅CMOS为例2 阱区注入及推进，形成阱区N-SiP-CMOS集成电路工艺--以P阱硅栅CMOS为例3 去除SiO2，长薄氧，长Si3N4N-SiP-Si3N4CMOS集成电路工艺--以P阱硅栅CMOS为例4 光II---有源区光刻N-SiP-Si3N4CMOS集成电路工艺--以P阱硅栅CMOS为例o5 光III---N管场区光刻，N管场区注入（注入相同类型杂质），以提高场开启，及改善阱的接触。

光刻胶N-SiP-B+CMOS集成电路工艺--以P阱硅栅CMOS为例o6 光Ⅳ---p管场区光刻，p管场区注入，以提高场开启光刻胶N-SiP-N type impurityCMOS集成电路工艺--以P阱硅栅CMOS为例o7 光Ⅴ---多晶硅光刻，形成多晶硅栅及多晶硅电阻多晶硅N-SiP-CMOS集成电路工艺--以P阱硅栅CMOS为例o8 光ⅤI---P+区光刻，P+区注入形成PMOS管的源、漏区及P+保护环N-SiP-B+CMOS集成电路工艺--以P阱硅栅CMOS为例o9 光Ⅶ---N管场区光刻，N管场区注入，形成NMOS的源、漏区及N+保护环光刻胶N-SiP-AsCMOS集成电路工艺--以P阱硅栅CMOS为例o10 长PSG（磷硅玻璃）PSGN-SiP+P-P+N+N+CMOS集成电路工艺--以P阱硅栅CMOS为例o11 光刻Ⅷ---引线孔光刻PSGN-SiP+P-P+N+N+CMOS集成电路工艺--以P阱硅栅CMOS为例12 光刻Ⅸ---引线孔光刻（反刻AL）PSGN-SiP+P-P+N+ N+VDDINOUTPNSDDS1.3 Bi-CMOS 工艺oBi-CMOS工艺是把双极器件和CMOS器件同时制作在同一个芯片上，它综合了 双极器件高跨导、驱动能力强和CMOS器件高集成度和低功耗的优点。

oBi-CMOS工艺可分为两大类：以CMOS工艺为基础的Bi-CMOS工艺；以双极工艺为基础的Bi-CMOS工艺1.3.1 以CMOS工艺为基础的Bi-CMOS1.3.2以双极工艺为基础的Bi-CMOS影响BiCMOS器件性能的主要部分是双极部分，因此以双极工艺为基础的BiCMOS工艺用的较多。