微机原理试题及答案.docx

《微型计算机原理及接口技术》试题（120分钟）班 姓名 学号 教师 一.单项选择题（在每小题的四个备选答案中选出一个正确的答案，并将其号码填写在题干后面的每小题分，本题共30分）-1.指令MOV AX,[BX][SI]中源操作数的寻址方式是（）A.寄存器间接寻址B.变址寻址C.相对寻址D.基址变址寻址0.8086 CPU内有指示下条指令有效地址的指示器是）A.IP B.SP C.BP D.SI1. 8086CPU芯片的外部引线中，数据线的条数为①6条②8条③16条④20条2. 8088CPU上 READY信号为下面哪种信号有效？① 上升边 ②下降边③高电平 ④低电平3. 8088CPU中的CS寄存器是一个多少位的寄存器？①8位 ②16位 ③24位 ④32位4. 当8086CPU读写内存的一个规则（对准）字16位）时，BHE和A0的状态必须是① 00 ②01③10 ④115. 当8086CPU读I/O接口时，信号M万O和DT/R的状态必须是①00 ②01③10 ④116. 在8088CPU中，用于寄存器间接寻址输入输出指令的寄存器是①AX ②BX ③CX ④DX7, ISA总线是一种多少位的内（系统）总线？。

①8位 ②16位 ③32位 ④64位8, 属于只读存贮器的芯片是① SRAM ② DRAM ③ EPROM ④ SDRAM9, 需要定时刷新的存贮器是① SRAM ② DRAM ③ EPROM ④ EEPROM10, 内存从A4000H到CBFFFH,共有① 124K ② 160K ③ 180K ④224K11. 擦除EPROM是用①+5V电压 ②+15V电压③+21V电压 ④紫外光照射12. 采用查询方式来实现输入输出是因为它① 速度最快② CPU可以不介入③ 实现起来比较容易④ 在对多个事件查询工作时，能对突发事件做出实时响应13. 实现DMA传送，需要① CPU通过执行指令来完成② CPU利用中断方式来完成③ CPU利用查询方式来完成④ 不需要CPU参与即可完成14下面哪种说法不正确① 内存地址也可做为接口地址使用② 内存地址不可做为接口地址使用③ 接口地址不可做为内存地址使用④ 接口地址也可做为外存地址使用15. 8255工作在方式0时，下面哪种说法正确① A、B、C三个口输入均有锁存能力② 只有A 口输入有锁存能力③ 只有C 口输入有锁存能力④ A、B、C三个口输入均无锁存能力.多项选择（在备选的答案中选出正确的答案，每小题5分，本题共10分）1 .在构成8 0 88最大模式下构成系统总线时，可用到下列哪些芯片？。

① 74LS373 ②8288 ③ 74LS245 ©74LS138 ⑤82892.8086CPU 一个总线周期可以读（或写）的字节数为①1个 ②2个 ③3个 ④4个 ⑤6个3. 当8255的A 口工作在方式2, B 口工作在方式0时，其C 口可用作①全部用作联络信号 ②5条用作联络信号 ③4条用作联络信号④3条用作I/O ⑤8条用作I/O4. 当8086CPU最大模式下读内存时，下列哪些信号的状态是正确的？①MEMR=0 ② MEMW=0 ③ IOW=1 ④ IOR=0 ⑤ DT/R=0三. 判断题（认为正确的在题后中打“””号错误的打“X”号，并写出正确的内容每小题分，本题共10分）1. 8086CPU的复位启动地址为0FFFFH2. 在8086CPU响应中断时，CPU内部硬件只保护CS和IP,其余的内部寄存器应由 程序员编程保护3. 若各中断源的优先级是一样的，则可用自动循环优先级来实现4. 异步串行通信在传送每一个字符时，传送出去的第一位一定是一个低电平的启动 位5. 8253不能产生宽度可编程的单个负脉冲四. 简单回答题（每小题3分，本题共15分）1. 简要说明PCI总线的特点。

2. 试说明在8088CPU执行INT 40H指令的过程？3. 若己知8250芯片上有3条地址线A0〜A2，该8250最少需占多少个接口地址？4. 说明当8253的外部时钟为1MHZ时，只用该8253如何产生宽度为1秒的负脉冲？5. 说明什么是中断嵌套？五. 应用题1. （8分）下图为内存芯片与系统总线的连接图，用以存放数据图中锁存器为输出 接口，其地址为0000H，它与数据总线相连接，可将数据总线上）0〜D7从其输 出端Q0〜Q7输出回答下列两个问题：或门IOWA16A17A18A19⑴在读写内存芯片时，首先执行下列程序程序执行完后，决定存储器芯片的地址START MOV DX, 0000HMOV AL, 76HOUT DX, AL⑵若首先执行下列程序，程序执行完后，决定存储器芯片的地址START：MOV DX，0000HMOV AL，0F0HOUT DX，AL2. （8分）下面两图均为利用锁存器74273作为输出接口的连接图，利用74273的CP 端的上升沿可以锁存数据到74273的输出端并且假定接口地址为）000H⑴利用时序的概念，解释图I和图II哪一种连接是错误的？⑵读下列程序，画出程序执行过程中图I和图II 中74273的CP端的波形。

D0（图I）START：MOVDX，0000HGOON：MOVAL，0F0HOUTDX，ALJMPGOONCP（图II）A074273IOW3. （10分）一种通过接口芯片8255将ADC0809接到8088系统总线上的连接图如下图 所示该电路以可编程并行接口8255作为ADC0809的接口，其初始化程序规定：8255工作在方式0之下，A 口输入，B 口输出，C 口的低4位输出、高4位输入，并且使 PC0=0, PC1=0o结合给出的硬件连接图，回答下面两个问题：Do赢IOWRESET1514A2⑴若完成上述规定的8255的初始化程序如下，试在下划线处填上相应的数字或指 指令INITI55： MOV DX， ；MOV AL， ②；OUT DX， AL③ ；MOV AL，00HOUT DX，AL⑵一个具体的采集子程序如下，每调用一次采集子程序，可顺序对路模拟输入 IN0到IN7进行一次A/D变换，并将变换的结果存放在内存ADATA所在段、偏移地址为ADA TA的顺序8个单兀中PROCNEARRMADPUSHBXPUSHDXPUSHDSPUSHAXPUSHSIMOVDX ， SEG ADA TAMOVDS，DX MOVBL，00HMOVBH ， 08HGOON :MOVDX ， 8001HMOVAL，BLOUTDX，AL；送路地址MOVDX ， 8002HMOVAL， ⑵OUTDX，ALMOVAL， ③OUTDX，AL；送ALE和START脉冲NOPWAIT :INAL，DXTESTAL， ④JZW AIT；等待变换结束MOVAL ， 02HOUTDX，AL；MOVDX ， 8000HINAL，DX；MOV[SI] ALMOVDX ， 8002HMOVAL ， 00HOUTDX，AL―⑤——；INC⑥；DECBHJNZ GOONPOP SIPOP ⑦POP DSPOP DXPOP BXRETPRMAD ENDP4. （9分）下图为采用查询方式工作的输入接口，地址译码器中15〜A1直接接或门输 入。

看图并回答下列问题： _⑴输入设备在向接口传送8位数据的同时，还传送负脉冲STB，该信号的作用是什 么？⑵D触发器的作用是什么？⑶编程序，用查间方式将输入设备的一个数据读犬PU的BL中D0 〜D7A0A15A14A1IoR试题参考答案1.③ 2.③ 3.② 4.① 5.① 6.④ 7.② 8.③9.② 10.②11.④12.③13.④14.②15.④一.1. ①②③2. ①②3. ②③4. ①③⑤三.1. X 应为 FFFF0H2. X CPU硬件保护的是F、CS和IP三个16位的寄存器3. V4. V5. X因为利用8253的方式0或方式1,通过编程设定计数器的计数值可以产生不 同宽度的负脉冲四.1. PCI总线的特点主要是：良好品兼容性；独立fPU，可与CPU异步工作；支持 构成多机系统；对32位64位使用是透明的可提供3.3V和5.0V两种环境下工 作；支持即插即用2. CPU取出INT 40H指令，经指令译码获知这是一条中断指令并且得到0H就 是该软件央断的中断向量码接着就将F、CS和IP压入堆栈保护起来，并关中断 而后，将中断向量码40H乘4得到中断向量表地址，从该地址开始的顺序两个单 元的内容送IP，下两个单元的内容送。

这就转向了中断服务程序当然，在此 之前，中断服务程序的入口地址早已填入中断向量表中3. 因为地址A0到A2三条地址线共有8种编码，故8250最多占8个接口地址4. 因为计数时钟为1MHZ，而每个计数器的计数值是16位的因此，一个计数器的最大计数时间只有65. 5mS左右，无法满足要求但8253有三个计数器，可以 串联使用以解决问题例如，将时钟接到CLK0上，使GATE0有效（高电平）并将OUT0输出接到 CLK1上做为计数器1的计数时钟，并使GATE1为高电平这就将计数器0和 计数器1串到一起可使计数器0工作在方式2或方式3,使其输出连续的脉冲 使计数器1工作在方式0且使两计数器的总计数值为1000X 1000，可以计数 器0的计数值均为1000,则OUT0的输出就是周期为1ms的对称方波或窄脉冲 使计数器1的计数值为999,则OUT 1的输出即为宽度1秒的负脉冲5. 当CPU正在对某一个中断源服务时，又有优先级更高的中断源提出中断请求，贝9 CPU应暂仃正在进行的中断服务而转向更高优先级中断源的服务当更高优先 级中断源服务结束后再回到原先的中断服务程序继续服务这就是中断嵌套，而 且可以多级嵌套。

五.1.⑴ 20000H〜2FFFFH⑵ 30000H〜3FFFFH2.⑴根据8088CPU的写接口的时序，结合连接图的译码电路，可以认为图I中锁存 器CP上的波形与lOW一样1OW锁存数据的上升沿应出现在时序一个总线周期的4 开始之后同时，在写接口的总线周期里，CPU在时钟T2之后开始送出数据到数据总 线上，到时钟T4时，数据已传送到接口并已稳定此时，利用元的上升沿刚好可把 稳定的数据锁存到锁存器的输出端但是，若采用图II所示的电路，锁存器的锁存脉冲输入端？上的波形刚好为图I 的反相波形，即为IOW的反相这样以来，。