实验二半加器和全加器一.doc

实验二 组合逻辑实验（一）半加器和全加器班级：_________ 小组:________成员： ___________________________________________________一．实验目的熟悉使用门电路设计组合电路的原理和方法步骤二．预习内容1．复习用门电路设计组合逻辑电路的原理和方法步骤2．复习二进制数的运算用与非门设计半加器的逻辑图完成用疑异或门、与或非门、与非门设计全加器的逻辑图完成用异或门设计的 3 变量判奇电路原理图三．实验内容1. 一位的半加器用与非门组成半加器，用异或门、与或非门、与非门组成全加器（电路自拟）由半加器的逻辑关系:可以用如下电路实现：一个与门 AND2，一个异或门 EOR2，用两个指示灯 X1,X2 的亮与灭来表示 1 和 0.半加器实验结果填入下表中:被加数 iA0 1 0 1加数 iB0 0 1 1和 iS0 1 1 0进位 iC0 0 0 1试用集成电路来实现，电路如下：再做一次结果填入下表被加数 iA0 1 0 1加数 iB0 0 1 1和 iS0 1 1 0进位 iC0 0 0 1对比分立元件的结果2. 一位的全加器其中 Si 是 Ai,Bi,Ci-1 的异或一个三个输入端的异或门 EOR3 和三个 2 个输入端的与非门 NAND2和一个三个输入端的与非门 NAND3，两个指示灯 X3,X4,电路如下：1-1-1-1- iiiii CBACBASiiiiC全加器实验结果填入下表中:被加数 iA0 1 0 1 0 1 0 1加数 iB0 0 1 1 0 0 1 1前级进位 1iC0 0 0 0 1 1 1 1和 iS新进位 i用全加器集成元件的电路如下：再做一次，结果填入下表被加数 iA0 1 0 1 0 1 0 1加数 iB0 0 1 1 0 0 1 1前级进位 1iC0 0 0 0 1 1 1 1和 iS新进位 i对比分立元件的结果3. 4 位的全加器：电路图如下：U1,U2,U3,U4 依次表示从高到低的一位的二进制数全加器用 16 进制的指示器来显示一下相加的两个 4 位的二进制数和结果。

把实验结果记录下表：被加数 iA0000 0001 0011 0100 0111 0111 1110 1111加数 iB0011 0010 0111 0101 1010 1110 1011 1111和 iS新进位 iC实验心得：——————————————————————————————————————————————————————————————————————————————————————————————————————————。