可编程器件课件.ppt

第八章第八章 可编程逻辑器件可编程逻辑器件可编程逻辑器件可编程逻辑器件 ( Programmable Logic Device ) 简称简称PLD，，是一种通用大规模集成电路，用于是一种通用大规模集成电路，用于LSI和和VLSI设计中，采用软件和硬件相结合的方法设设计中，采用软件和硬件相结合的方法设计所需功能的数字系统计所需功能的数字系统PLD的优点：价格较便宜，操作简便，修改方便的优点：价格较便宜，操作简便，修改方便PLD的分类：的分类：根据有无寄存功能：根据有无寄存功能： 可编程组合逻辑器件可编程组合逻辑器件 可编程时序逻辑器件可编程时序逻辑器件按内部电路组成：按内部电路组成： PLA（（可编程逻辑阵列）可编程逻辑阵列） PGA（（可编程门阵列）可编程门阵列）按编程方式：按编程方式： 熔丝编程熔丝编程 光擦编程光擦编程 电擦编程电擦编程 编程编程可擦除可擦除PLA和可擦除和可擦除PGA统称为可擦除统称为可擦除PLD简称简称EPLD8.1 可编程逻辑阵列可编程逻辑阵列 PLA （（Programmable Logic Array））规格：规格： 变量输入与阵列输出变量输入与阵列输出 + 或阵列输出或阵列输出 任一逻辑函数都可用任一逻辑函数都可用“与或与或”式表示，即任何逻式表示，即任何逻辑函数都可以用一个与门阵列与一个或门阵列来辑函数都可以用一个与门阵列与一个或门阵列来实现。

实现由与阵列和或阵列组成的电路叫做逻辑阵列由与阵列和或阵列组成的电路叫做逻辑阵列LA 固定固定LA {ROM（（不可编程）不可编程）逻辑阵列逻辑阵列LA PROM（（或阵列可编程）或阵列可编程） PLA PAL（（与阵列可编程）与阵列可编程） FPLA（（与、或阵列皆可编程）与、或阵列皆可编程）PLA同同PROM一样，可用熔丝编程，一样，可用熔丝编程，也可用也可用NMOS，，CMOS工艺的光擦和电擦编程工艺的光擦和电擦编程&熔丝全保留的简化符号熔丝全保留的简化符号熔丝全保留或烧断熔丝全保留或烧断异或门异或门&&11AB 1&&11VCCHLLHHL8.2 现场可编程逻辑阵列现场可编程逻辑阵列 FPLA （（Field Programmable Logic Array））用用ROM实现逻辑函数时，地址译码器的每个输实现逻辑函数时，地址译码器的每个输出都为一条字线，不能减少输出函数为标准的出都为一条字线，不能减少。

输出函数为标准的与或表达式与或表达式•为减小芯片面积，为减小芯片面积，简化译码器，使输简化译码器，使输出函数为最简的与出函数为最简的与或表达式，采用或表达式，采用FPLA见见例例1））•FPLA与触发器配与触发器配合可构成时序逻辑合可构成时序逻辑电路（见例电路（见例2））•FPLA规格用输入规格用输入变量数、与逻辑阵变量数、与逻辑阵列的输出端数、或列的输出端数、或逻辑阵列的输出端逻辑阵列的输出端数三者的乘积表示数三者的乘积表示•用户可进行一次编程，使用方便（熔丝型）；用户可进行一次编程，使用方便（熔丝型）；也可用叠栅注入式也可用叠栅注入式MOS管作为存储单元，如同管作为存储单元，如同UVEPROM•例例1DCW1W2W3F1F2D’2D’1W4W7W9W10W5W6W8W11W12W14W15W13BAW04×14×2DCW1W2W3F1F2D’2D’1W7W10W6W8W12BAW04×9×24×7×2DCW1W2W3F1F2D’2D’1W4W5W7BAW6例例2用用FPLA与与D触发器实现触发器实现8421BCD计数器计数器•画出卡诺图画出卡诺图•阵列图阵列图4×8×4QAW1W2W3W4W5W7W6W8DDDDQBQCQDCPR双极型双极型PAL：：熔断法熔断法CMOSPAL：：可多次擦除（紫外线擦除）可多次擦除（紫外线擦除）PAL和触发器可构成时序电路和触发器可构成时序电路8.3 可编程阵列逻辑可编程阵列逻辑 （（Programmable Array Logic，，PAL）） PAL的基本组成包括：输入互补缓冲的基本组成包括：输入互补缓冲;可可编程与阵列；固定或阵列；特定的输出编程与阵列；固定或阵列；特定的输出电路电路;尚未编程之前，与逻辑阵列的所有交叉尚未编程之前，与逻辑阵列的所有交叉点均有熔丝接通。

编程即是将有用的熔点均有熔丝接通编程即是将有用的熔丝保留，无用的熔丝熔断丝保留，无用的熔丝熔断一、一、PAL的基本电路结构的基本电路结构最简单的最简单的PAL电路结构形式，包含一个可编电路结构形式，包含一个可编程的与逻辑阵列和一个固定的或逻辑阵列程的与逻辑阵列和一个固定的或逻辑阵列编程后的编程后的PAL电路电路二、二、PAL的几种输出电路结构和反馈形式的几种输出电路结构和反馈形式1. 专用输出结构：输出端是与或门，与或非门或专用输出结构：输出端是与或门，与或非门或者互补输出结构，即所有设置的输出端只能作输者互补输出结构，即所有设置的输出端只能作输出用有PAL10H8、、PAL14H4、、PAL10L8、、PAL14L4、、PAL16C1等2. 可编程输入可编程输入/输出结构：输出结构：PAL16L8、、PAL20L10等等3. 寄存器输出结构：寄存器输出结构：带有带有带有带有异或异或门的门的门的门的可编程可编程可编程可编程 输入输入输入输入/ / / /输出结构输出结构输出结构输出结构输出三态缓冲（由与逻辑阵列控制）输出三态缓冲（由与逻辑阵列控制）输出信号互补反馈到与逻辑阵列中输出信号互补反馈到与逻辑阵列中用途：产生复杂的组合逻辑函数用途：产生复杂的组合逻辑函数 在输出端插入在输出端插入D触发器阵列触发器阵列状态及输出均互补反馈到与逻辑阵列中状态及输出均互补反馈到与逻辑阵列中输出三态缓冲由公共控制线控制输出三态缓冲由公共控制线控制用途：组成各类时序逻辑电路用途：组成各类时序逻辑电路5. 运算选通输出结构运算选通输出结构4. 异或输出结构异或输出结构PAL规格：规格：PAL-输入量输入量-结构结构-输出量输出量例例：：PAL14H4 14输输入入 4输输出出 输输出出正正变变量量 专用输出结构专用输出结构 PAL16R4 16输输入入 4输输出出 输输出出反反变变量量 寄寄存器输出结构存器输出结构应用举例：应用举例： 专用输出结构专用输出结构----实现组合逻辑实现组合逻辑设计要点：设计要点：计算输出逻辑的最简与或式计算输出逻辑的最简与或式选择选择PAL器件：器件：输入端输入端 输出端输出端 每个输出所含与项数量每个输出所含与项数量进行相应编程连接，去除未使用的与门进行相应编程连接，去除未使用的与门寄存器输出结构寄存器输出结构----实现时序逻辑实现时序逻辑设计要点：设计要点：计算各状态方程（驱动方程）的最简与或式计算各状态方程（驱动方程）的最简与或式选择选择PAL器件：器件：输入端输入端 输出端输出端 每个输出所含与项数量每个输出所含与项数量触发器数量触发器数量进行相应编程连接，去除未使用的与门进行相应编程连接，去除未使用的与门三、三、PALPAL的应用的应用例例1：用：用PAL器件设计一个数值判别电路。

器件设计一个数值判别电路要求判断要求判断4位二进制数位二进制数DCBA的大小属于的大小属于0~5、、6 ~ 10、、11 ~ 15三个区间的哪一个之三个区间的哪一个之内十进制数十进制数二进制数二进制数Y0Y1Y2DCBA00000100100011002001010030011100401001005010110060110010701110108100001091001010101010010111011001121100001131101001141110001151111001例2 用PAL设计一个4位循环码计数器，并要求所设计的计数器具有置零和对输出进行三态控制的功能CPY3Y2Y1Y0CQ3Q2Q1Q0C00000011111100010111012001101100130010011011401100100115011101000160101010101701000101118110000011191101000101101111000001111110000011121010001011131011001001141001001101151000101110160000011111根据上表画出根据上表画出4个触发器次态的卡诺图，个触发器次态的卡诺图，化简后化简后8.4 通用阵列逻辑通用阵列逻辑 GAL （（General Array Logic））GAL是第二代的是第二代的PAL，，是一种是一种寄存寄存PLA器件器件。

基本结构：输入互补缓冲基本结构：输入互补缓冲,与或阵列（可编与、与或阵列（可编与、固定或）固定或）,可编程的输出电路可编程的输出电路输出电路结构：通用宏单元输出电路结构：通用宏单元OLMC（（可编程）可编程）工艺：工艺：E2CMOS擦除方式：采用电可擦除的擦除方式：采用电可擦除的CMOS制作制作特点：通用性较强，高速，低耗，使用方便特点：通用性较强，高速，低耗，使用方便GAL器件是美国器件是美国Lattice公司公司1985年首先推出的，年首先推出的，目前主要有目前主要有5种型号：种型号：GAL16V8 GAL20V8 ispGAL16Z8 ispGAL20V10 GAL39V18一、一、GAL的电路结构：的电路结构：GAL由可编程与阵列、固定或阵列、由可编程与阵列、固定或阵列、OLMC及及部分输入部分输入/输出缓冲门电路组成。

实际上，输出缓冲门电路组成实际上，GAL的或阵列包含在的或阵列包含在OLMC中二、输出逻辑宏单元（二、输出逻辑宏单元（OLMC））三、工作特点：三、工作特点： 8个与或项输入，可实现正个与或项输入，可实现正/反相输入（反相输入（XOR）） 可选择直接输出可选择直接输出/通过通过D触发器输出（触发器输出（OMUX）） 输出三态门可控：输出三态门可控：4种方式（种方式（TSMUX）） 反馈输入可控：输出反馈输入可控：输出/状态状态/其他输入（其他输入（FMUX））工作模式工作模式：： P.424 图图8.4.6 专用输入：三态门断开，利用反馈输入端专用输入：三态门断开，利用反馈输入端 专专用用组组合合输输出出：：不不用用触触发发器器，，不不反反馈馈，，三三态态门门常通常通 组组合合输输入入/输输出出：：不不用用触触发发器器，，带带反反馈馈，，三三态态门门程控程控 寄寄存存器器输输出出：：利利用用触触发发器器，，带带反反馈馈，，三三态态门门外外控控8.5 其它可编程逻辑器件其它可编程逻辑器件•可可擦擦除除的的可可编编程程逻逻辑辑器器件件（（Erasable Programmable Logic Device））工艺：工艺：UVCMOS擦除方式：加电擦除方式：加电基本结构：与或阵列（可编与、可编或）基本结构：与或阵列（可编与、可编或）输出电路结构：输出电路结构：OLMC可编程性优于可编程性优于GAL特特点点：：功功耗耗低低，，集集成成度度高高（（几几千千门门/片片）），，信号传输时间短，可预知信号传输时间短，可预知, 成本低成本低•现场可编程门阵列现场可编程门阵列FPGAFPGA（（Field Field Programmable Gate ArrayProgrammable Gate Array））工艺：工艺：CMOS-SRAM擦除方式：与擦除方式：与SRAM相同相同基本结构：逻辑单元阵列结构（可编程）基本结构：逻辑单元阵列结构（可编程）特特点点：：功功耗耗低低，，集集成成度度高高（（3万万门门/片片）），， 信信号传输时间不可预知号传输时间不可预知结构特点：结构特点：输入输入/输出模块（输出模块（IOB）：）：输入或输出可设置输入或输出可设置可编程逻辑模块（可编程逻辑模块（CLB）：）：含组合逻辑和触发器含组合逻辑和触发器互连资源（互连资源（IR）：）：金属线，可编程接点金属线，可编程接点/开关开关利用利用EPROM存放编程数据存放编程数据现场可编程门阵列现场可编程门阵列 FPGA输入输入/输出模块（输出模块（IOB））逻辑原理逻辑原理低密度低密度PLD：：FPLA，，PAL，，GAL高密度高密度PLD：：FPGA，，EPLD性能特点：性能特点： 设计灵活性强，适用性广设计灵活性强，适用性广 传输延迟时间不定，速度低，保密性差传输延迟时间不定，速度低，保密性差可编程逻辑模块（可编程逻辑模块（CLB））逻辑原理逻辑原理在系统可编程逻辑器件（在系统可编程逻辑器件（ISP-PLD））(CPLD)特点：采用电可擦除，无需编程器特点：采用电可擦除，无需编程器结构特点：与结构特点：与GAL类同，加以改进类同，加以改进 输入输入/输出单元（输出单元（IOC）） 通用逻辑模块（通用逻辑模块（GLB）） 可可编编程程布布线线区区：：全全局局布布线线区区（（GRP）），，输输出出布线区（布线区（ORP））GLB结构及功能：与结构及功能：与GAL类似类似IOC结结构构及及功功能能：：8种种工工作作方方式式 图图8.8.7 图图8.8.8在系统可编程通用数字开关（在系统可编程通用数字开关（ispGDS））通通过过对对IOC编编程程控控制制输输入入/输输出出以以及及各各IOC之之间间的连接的连接。