C题数字存储示器.doc

2007年C题 数字存储示波器关键词：FPGA 实时采样 等效采样 一、方案选择与论证数字存储示波器系统由信号调理电路、采样保持电路、触发电路、A/D、D/A、X输出电路、Y输出电路、控制处理器等组成方案一：采用80C51单片机为控制核心，其系统框图如图1对输入信号进行放大或衰减后，用外接触发电路产生触发信号，通过A/D转换将模拟信号转换成数字信号，再通过单片机将数据锁存至外部RAM，然后由单片机控制将数据送至D/A输出 图1 方案一系统框图这种方案结构较为简洁，但在满足题目的实时采样频率的要求下，A/D的最高采样速度达1MHz，由普通单片机直接处理这样速率的数据难以胜任，采用高档单片机甚至采用DSP芯片，将大大增加开发的难度而且目前常用的外接RAM芯片时钟周期一般为40MHz～50MHz，难以达到高速数据存储的要求方案二：用FPGA可编程逻辑器件作为控制及数据处理的核心，外接触发电路实现触发功能，利用FPGA的层次化存储器系统结构，使用FPGA内部集成的基本逻辑功能块配置成双端口同步RAM对采集信号进行存储，完成设计指标其系统框图如图2 图2 方案二系统框图由于FPGA可编程，因此大大加快了开发速度。

电路中的大部分逻辑控制功能都由单片FPGA完成，多个功能模块如采样频率控制模块、数据存储模块都集中在单个芯片上，大大简化了外围硬件电路设计，增加了系统的稳定性和可靠性FPGA的高速性能比其他控制芯片更适合于高速数据采集和处理，而且使用FPGA内部存储模块完成输入信号的量化存储，在存储速度上有着外接RAM无法比拟的优势综上所述比较可知，方案二既可满足题设基本要求又能充分发挥扩展部分，电路简单，易于控制，所以采用该方案二、理论分析与计算1、采样方式的选择设计要求示波器输入频率范围较宽，并且实时采样频率只有1MHz，因此要采用等效采样和实时采样两种采样方式实时采样是利用A/D时钟对信号直接采样，按照采样定理，采样速率必须高于信号中最高频率的两倍等效采样是指对多个信号周期连续采样来复现一个信号波形，采样系统能以扩展的方式复现频率大大超过实时采样频率的信号波形题目要求最高实时采样速率小于等1MSa/s，实时采样通常采取每周期采20个点的方法以保证取到一个完整的信号波形本设计采用50KHz作为两种采样方式的分界频率，信号频率低于50KHz时采用实时采样方式，当信号频率50KHz和10MHz之间时采用等效采样方式。

题目要求等效采样速率不小于200 MSa/s，而被测周期信号的最大频率为10MHz，采一个点所需间隔的周期数=等效采样速率/被测周期信号频率，则等效采样时至少需要每20个信号周期采样一个点才能实现等效采样数率大于等于200MHz2、垂直灵敏度分析设计要求垂直灵敏度分为1V/div、0.1V/div、2mV/div三档，垂直刻度为8 div A/D转换器的输入信号电压幅度为0～4V，当示波器满刻度显示时，被测信号的幅度将分别为：VI1＝1V/div8div=8V，VI2=0.1V/div8div=0.8，VI3=2mv/div8div=16mVA/D转换器的满刻度输入值为VMAX=4V，程控放大器电路的增益AN＝VMAX / VIN，其中N＝1、2、3，对应于3挡不同垂直灵敏度的增益分别为：A1＝4/8＝0.5；A2＝4/0.8＝5；A3＝4/0.016＝250从5倍增益到250倍增益所跨越的增益范围非常大，大跨度增益自动调节是程控增益放大电路设计的一个难点，本系统通过软件编程实现增益的步进，很好的解决了这个问题，具体分析见软件详细设计部分3、扫描速率分析A/D的转换速率取决于被测信号的频率范围，或DSO对扫描速度的要求，设计要求扫描速度含20ms/div、2μs /div、100 ns/div三挡，并且水平显示分辨率大于等于20点/div，因此对应的采样速率是1ms/点、0.1μs /点、5 ns/点，即要求A/D的等效采样的最高转换速率高于200MSa/s，题目要求A/D的最高转换速率不高于1MSa/s，设计中采用等效采样的方法来实现100 ns/div 、2μs /div两挡的扫描。

三、硬件电路设计系统硬件连接图如图3所示 图3 系统硬件连接图1、FPGA最小系统板设计FPGA最小系统板采用的是Xilinx公司SpartanII系列的XC2S200-PQ208型20万门芯片，其配置芯片为Xilinx公司的专用配置PROM芯片XCF02S，以实现加电自动配置核心板采用5V输入，板上有两块LM317电源芯片分别输出3.3V和2.5V电压板上采用100MHz有源晶振，通过内部倍频系统工作时钟可高达200MHz，满足高速设计要求核心板140只I/O口全部引出，非常便于与外围器件的连接及系统的扩展FPGA最小系统框图如附录1所示2、信号调理电路设计AD转换电路对输入模拟信号的幅度范围有一定的要求，因此被测信号输入A/D前需要进行信号调理信号调理电路组成框图如图4所示 图4 信号调理电路组成框图（1）衰减电路设计信号衰减幅度由FPGA通过功率驱动芯片ULN2803来控制ULN2803控制继电器的通断，决定了电阻分压网络的衰减倍数，衰减网络电路原理图如附录2所示设计任务要求数字示波器的输入阻抗大于1MW，在此电路中设计输入电阻R1+R2=1MW，衰减10倍则有：R1 =100KΩ，R2=900KΩ。

电容C1，C2在衰减器中起补偿作用，以改善频率响应，避免自激设计采用ADI公司的高性能FET输入单电压反馈运算放大器AD8065构成电压跟随电路实现阻抗变换，提高衰减电路输出阻抗同时，为了防止过载时器件的损坏，系统中设计了由四个限幅稳压二极管和电阻构成的过载保护电路，将输入信号电压值限制在2V的范围之间，限幅稳压电路图见附录3所示2）放大电路设计程控增益宽带放大电路由增益变化范围线性连续可调的可控增益放大器AD603组成通过FPGA结合8位D/A转换芯片CA3338E对两片AD603引脚端1的电压进行控制，可获得－20～＋60dB范围的增益，远远大于题目250倍的放大要求，两级输出最大电压在4V左右两片AD603构成的程控增益控制放大电路如附录4所示3、触发电路设计数字存储示波器中触发电路的作用是：在满足触发条件时开始对采集的数据按规定的起点地址进行存储和显示触发电路如附录5所示高速比较器选用响应时间为20ns的高速低功率快速采样保持放大器LM360电阻R2、R3用于调节或选择触发电平，分别为3KW和2KW，后者为可调电位器，可以在0～2V范围内任意选择触发电平4、取样保持电路取样保持芯片选用AD公司生产的快速采样保持放大器AD781。

AD781的快速采样时间为700ns，满足题目对实时采样速率小于等于1MSa/s的要求，采用自校舍正结构，具有极小的保持模式误差，保持误差仅为0.01μV/μs同时该芯片无需外接元件与外部调整，具有很好的线性和优良的直流和动态性能，十分适用于高速AD转换器的前端电路AD781的输入信号幅度范围为－12V～＋12V，采用12V直流稳压电源供电，内部功能和引脚图如附录6所示5、A/D转换电路设计中采用ADI公司生产的快速A/D转换芯片AD9224AD9224为28脚SOIC和SSOP封装的模/数转换器；内部采用闪烁式AD及多级流水线式结构，因而不失码，使用方便、准确度高；在单一＋5V电源下，它的功耗仅有376mW，信噪比与失真度为0．7dB，完全满足设计要求设计中的参考电压使用内部参考电压，将SENSE与REFCOM引脚短接，此时电压范围为0～4V AD9224应用电路如附录7所示为减少A/D转换结果的二次谐波，提高信噪比(SNR)，A/D芯片前端采用AD8138组成信号调理电路将单端信号转换成差分信号输入该放大器的输入阻抗高达6MΩ，可以直接与输入信号相连从而省略隔离放大器，因而可大大精简了电路结构。

AD8138应用电路如附录8所示6、D/A转换电路D/A部分由一片14位高速高精度模数转换芯片AD9764和两片8位D/A转换芯片CA3338E组成AD9764用作D/AY，将存储的数字信号转换为模拟信号，从而恢复被测信号电路设计中的参考电源配置使用内部参考电源，存在于VOUTA和VOUTB之间的差分电压VDIFF通过一个运算放大器AD8009转换成单端电压输出，电压输出范围为：-3.84V～3.84VAD9764应用电路如附录9所示设计中一片CA3338E对FPGA输出的程控放大信号进行数模转换，用于对AD603相关引脚的控制，完成程控增益调节功能另一片CA3338E作为D/AX用于产生相应扫速和幅度的锯齿波扫描电压使被测信号按照设置的时间关系进行显示，为方便设计和安装调试两片CA3338E选择相同的设计电路同时该片芯片完成产生100kHz方波校准信号的功能，功能切换通过拨码开关控制CA3338E应用电路图如附录10所示7、直流稳压电源直流稳压电源部分通过开关电源分别获得12V和＋5V的电压其中主控模块FPGA 3.3V和2.5V的供电，采用两块三端可调稳压器LM317得到LM317应用电路输出电压VO = 1.25（1 + R2 / R1），式中1.25是集成稳压块输出端与调整端之间的固有参考电压VREF，电阻R1常取值120Ω～240Ω，此处选R1为200Ω，经计算，提供3.3V和2.5V电压时R2分别为330Ω和200Ω。

取样保持电路所需12V供电由外接直流稳压电源提供，A/D和D/A电路的+5V、-5V电压分别由电源稳压芯片MC78M05和MC79M05提供稳压电源电路原理图如附录11、附录12所示8、键盘和显示部分设计（1）本设计采用4*4非编码式结构的键盘，矩阵式排列功能表如表1所示表1：4*4行列式键盘功能表BT3 S/divBT7 V/divBTB 单次/连续BTF 启动/停止BT2 存储BT6 数值键3BTA 数值键6 BTE 数值键9 BT1 显示BT5 数值键2 BT9 数值键5 BTD 数值键8 BT0 数值键0BT4 数值键1 BT8 数值键4 BTC 数值键7 为便于将DSO快速复位成初始状态，设计采用了专用拨码开关按键2）设计中使用型号为TS1602的162点阵字符行液晶显示器来显示示波器当前状态参数以及测量参数TS1602应用电路如附录13所示四、软件设计1、系统软件流程设计当系统加电时，系统会自动开启仪器较零、较满度程序当信号输入时，系统通过对输入信号频率的测量选择合适的采样方式，并利用键盘设置输入来选择DSO的显示功能和实现对扫描速度的选择系统软件总体流程图如图5所示。

图5 系统软件总体流程图在信号输入前需进行程控幅度调节，依据信号输入幅度范围（0～8V）和A/D芯片输入电压要求（0～4V），首先将信号衰减2倍，以防止输入芯片的电压过高而损坏电路，然后根据信号电压幅度判断后续放大倍数，使输入电压幅度范围满足系统要求，保证采样效果程控幅度调节流程图如附录14所示2、触发方案设计单次触发时，在触发后就采集、存储被测信号的数据，直到单次信号结束或者采集单次信号的一个完整页面连续触发时，按照要求一旦产生触发，就采集、存储一个页面的数据在未存满一个之前即使再次满足触发条件也不会产生触发作用；但是在存满一个页面后，如果再次产生触发则开始一个新的页面的采集、存储过程，并以新的数据取代已经存。