一位全加器的设计.docx

课程设计任务书学生姓名： 袁海 专业班级： 电子1303班指导教师： 封小钰 工作单位： 信息工程学院题 目: 一位全加器的设计初始条件：计算机、ORCAD软件，L-EDIT软件要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1、 课程设计工作量：1周2、 技术要求：（1）学习ORCAD软件，L-EDIT软件 2）设计一个一位全加器电路 3）利用 ORCAD 软件对该电路进行系统设计、电路设计，利用 L-EDIT 软件进行版图设计，并进行相应的设计、模拟和仿真工作3、查阅至少 5 篇参考文献按《武汉理工大学课程设计工作规范》要求撰写设计报 告书全文用 A4 纸打印，图纸应符合绘图规范时间安排：2016.12.30 布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项2016.12.31-2017.1.2 学习 ORCAD 软件和 L-EDIT 软件，查阅相关资料，复习所设计内容的基本理论知识2017.1.3-2017.1.4 对一位全加器电路进行设计仿真工作，完成课设报告的撰写2017.1.5 提交课程设计报告，进行答辩。

指导教师签名： 年 月 日年月日系主任（或责任教师）签名目录摘要 IABSTRACT II1 绪论 11.1 集成电路发展现状 11.2 集成电路版图工具 L-edit 简介 12 全加器原理及一位全加器原理图设计 32.1 一位全加器原理简介 32.2 实现一位全加器功能的原理图设计 42.2.1 一位全加器原理图 42.2.2 基于 ORCAD 的一位全加器设计 42.2.3 一位全加器的电路图仿真 73 一位全加器的版图设计 93.1 确定一位全加器版图结构 93.2 源漏共享缩小版图面积 93.3 版图所需基础器件绘制编辑 113.3.1 PMOS、NMOS 等基础器件编辑 113.3.2 两输入与非门与异或门的绘制编辑 123.3.3 源漏共享得到版图 133.4 绘制最终一位全加器版图 144 心得体会 175 参考文献 18摘要加法运算是数字系统中最基本的运算，为了更好地利用加法器实现减法、乘法、除法 等运算，需要对全加器进行功能仿真设计和分析另外通过全加器可以对其它相关电路有 所了解本文用对一位全加器进行了全面的分析，根据其逻辑功能及结构，分别利用 ORCAD 软件和 L-EDIT 软件对电路进行了系统设计、电路设计和版图设计。

在画电路元器件的版 图需要熟练使用版图设计软件，熟悉电路知识和版图设计规则，掌握 MOS 管等基本元器 件的内部结构及版图画法，通过对门电路和一位全加器电路的版图设计，熟悉电路元器件 的版图布局，元器件版图间的连线等设计方法，在版图设计规则无误的前提下做到电路的 版图结构紧密，金属连线达到最优化的目的关键词:ORCAD软件；L-EDIT软件；全加器；电路设计；版图设计ABSTRACTAddition operation is the basic operation of the digital system, In order to achieve much better use of the adder subtraction, multiplication, division and other operations, The need for full adder functional simulation design and analysis is necessary .The paper has a comprehensive analysis to the full adder. According to its logic function and structure, the circuit design, circuit design and layout design are carried out by ORCAD software and L-EDIT software respectively. In the drawing circuit components layout proficiency in the use of layout design software, familiar with the circuit knowledge and layout design rules, master MOS tube and other basic components of the internal structure and layout drawing method, through the gate circuit and a full adder circuit layout design , Familiar with the layout of the circuit components, wiring layout between components and other design methods, layout rules in the correct layout under the premise of the circuit structure close to the metal connection to achieve the purpose of optimization.KEY WORDS ：ORCAD software; L-edit software; a full adder，circuit design; layout design1 绪论1.1 集成电路发展现状集成电路的出现与飞速发展彻底改变了人类文明和人们日常生活的面目。

近几年，中 国集成电路产业取得了飞速发展中国集成电路产业已经成为全球半导体产业关注的焦点 即使在全球半导体产业陷入有史以来程度最严重的低迷阶段时，中国集成电路市场仍保持 了两位数的年增长率，凭借巨大的市场需求、较低的生产成本、丰富的人力资源，以及经 济的稳定发展和宽松的政策环境等众多优势条件，以京津唐地区、长江三角洲地区和珠江 三角洲地区为代表的产业基地迅速发展壮大，制造业、设计业和封装业等集成电路产业各 环节逐步完善目前，中国集成电路产业已经形成了 IC 设计、制造、封装测试三业及支撑配套业共 同发展的较为完善的产业链格局，随着 IC 设计和芯片制造行业的迅猛发展，国内集成电 路价值链格局继续改变，其总体趋势是设计业和芯片制造业所占比例迅速上升作为电子科学与技术专业的一门重要的实践课程，集成电路课程设计主要目的是使学 生熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础提高学生综合运 用已掌握的知识，利用相关软件，进行集成电路芯片的能力集成电路设计的流程：系统 设计、逻辑设计、电路设计（包括：布局布线验证）、版图设计版图后仿真（ 加上寄生负 载后检查设计是否能够正常工作）1.2集成电路版图工具L-edit简介L-Edit 是一个图形编辑器，它允许生成和修改集成电路掩模版上的几何图形。

鼠标接 口允许用户执行一般图形操作既可使用鼠标访问下拉菜单也可以使用键盘来调用 L-Edit 命令1） 文件和单元使用文件、单元、连接器、掩模基元来描述布局设计，一个文件可以有任意多个 单元组成，在典型设计中，这些单元可以有层次关系，也可以相互独立，单元可以包括任 意数量的掩模基元和连接件，以及两者的组合，掩模单元由矩形、图、直线、多边形和技 术层端口组成2) 层次 完全层次性的单元可以包含别的单元的连接件一个连接件是一个单元的“拷贝”； 如果编辑连接单元，这种改变将反映到那个单元的所有连接件上L-Edit 对层次不作限制单元可以包含单元的连接件，被包含的单元又可以包含别的 连接件这样就形成了单元层次在层次结构中可以有任意级 L-Edit 不能用于分离的层 次结构，连接件和基元几何图形都可以存在于层次结构的任意级中的同一单元内3) 单元设计L-Edit 是一个低层次的，全定掩模编辑器，该编辑器不能执行层的自动转换4) 层规划L-Edit 是一个高层规划工具用户可以选择要显示的连接件，它显示一个边框，中间 显示单元名，也可以显示掩模几何图形使用内部隐藏时，可以操作用户设计的大型芯片 级块，以获得所需要的层规划。

用户可使用用于操作基元的几何图形的命令5) 文件格式L-Edit能输出两种掩模布局交换格式(CIF, GDSII)以及Tanner Research公司的二 进制数据库的格式 TDB( Tanner Data Base))L-Edit 能够读取 CIF( Caltech Intermediate Form) 和 TDB 文件6) L-Edit支持对象L-Edit 支持九种对象：框、直线、图、多边形、圆形、扇形、圆环形，端口和单元连 接元件，所有对象可以用同样的方式来建立和编辑，移动和选择L-Edit不能对用户绘制 的图形进行修改L-Edit是面向对象的设计工具，而不是位图编辑器2 全加器原理及一位全加器原理图设计2.1 一位全加器原理简介一位全加器（FA）的逻辑表达式为:(2-1)(2-2)S. A.㊉ B.㊉ Ci 1I = I I I 一 1C. = Ab. + BC. 1 + AC. 1I II II -1 II -1其中Ai,Bi为要相加的数，Ci-1为进位输入；Si为和，Ci是进位输出；0如果要实现多位加法可以进行级联，就是串起来使用；比如32位+32位，就需要 32个全 加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法，超前进 位加法前查阅相关资料；如果将全加器的输入置换成A和B的组合函数Xi和Y （S0・・・S3控制），然后再将X,Y和 进位数通过全加器进行全加，就是 ALU 的逻辑结构。

即 X=f（ A， B）Y=f（ A， B）不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算对两 个一位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”全 加器有三个输入端，二个输出端，其真值表如下所示2.2 实现一位全加器功能的原理图设计2.2.1 一位全加器原理图根据一位全加器逻辑表达式和真值表设计其原理图如图 2-1USAT4LSESAT4LSS^刊LSM74LS-M74LS-Mr~Ai：＞■―*— 图 2-1 一位全加器原理图对一位全加器逻辑表达式进行分析而后转化成为与非的形式便得到如上图所示的原理图该原理图由 2个异或门和 3 个两输入与非门构成并实现2.2.2基于ORCAD的一位全加器设计1、异或门的原理图设计与编辑异或门 （英语：Exclusive-OR gate，简称 XOR gate，又称 EOR gate、ExOR gate）是 数字逻辑中实现逻辑异或的逻辑门有多个输入端、 1 个输出端，多输入异或门可由 2 输 入异或门构成若两个输入的电平相异，则输出为高电平 1；若两个输入的电平相同，则 输出为低电平0亦即，如果两个输入不同，则异或门输出高电平。

逻辑表达式：【：二“七B二—斤逼（㊉为“异或”运算符） （2-3）表 2-2 异或门真值表为实现该逻辑电路我们用到了 3个PM0S、3个NMOS以及高电平VDD和低电平GND,。