DVI_HDMI讲义参考.docx

讲义精讲 | 借鉴参考DVI_HDMI讲义Jawen_tao2011/5/10目录一、简介21、DVI22、HDMI2二、传输协议31、TMDS Electrical Specification32、TMDS link architecture43、DVI 编码53、HDMI编码6二、线路71、power.72、CLOCK73、差分信号8〔1〕、Active Level Shifter9〔2〕、Cost Reduced Level Shifter104、connector接法114、ESD保护145、HDMI有而DVI没有的局部15(1)、HD LINK15(2)、power16四、Layout18一、 简介1、DVIDVI〔Digital Visual Interface〕，即数字视频接口它是1999年由Silicon Image、Intel〔英特尔〕、Compaq〔康柏〕、IBM、HP〔惠普〕、NEC、Fujitsu(富士通)等公司共同组成DDWG〔Digital Display Working Group，数字显示工作组〕推出的接口标准DVI接口是以Silicon Image公司的PanalLink接口技术为根底，基于TMDS〔Transition Minimized Differential Signaling，最小化传输差分信号〕电子协议作为根本电气连接。

TMDS是一种微分信号机制，可以将象素数据编码，并通过串行连接传递显卡产生的数字信号由发送器按照TMDS协议编码后通过TMDS通道发送给接收器，经过解码送给数字显示设备一个DVI显示系统包括一个传送器和一个接收器传送器是信号的来源，可以内建在显卡芯片中，也可以以附加芯片的形式出现在显卡PCB上；而接收器那么是显示器上的一块电路，它可以承受数字信号，将其解码并传递到数字显示电路中，通过这两者，显卡发出的信号成为显示器上的图象DVI接口分类：一个是DVI-D接口，只能接收数字信号，接口上只有3排8列共24个针脚，其中右上角的一个针脚为空不兼容模拟信号另外一种那么是DVI-I接口，可同时兼容模拟和数字信号兼容模拟信号并不意味着模拟信号的接口D-Sub接口可以连接在DVI-I接口上，而是必须通过一个转换接头才能使用，一般采用这种接口的显卡都会带有相关的转换接头DVI-D和DVI-I都有单通道和双通道两种类型)2、HDMIDVI信号和HDMI 信号针对VGA信号而言，如果排除各种协议的话〔最大的不同在于HDMI能传输音频信号〕，信号通道本质是一致的，都是TMDS信号 一般来说，HDMI传输的编码格式中要包含视频数据〔HDMI1.3版本前每个像素采用24bit〕、控制数据和数据包〔数据包中包含音频数据和附加信息数据，例如纠错码等〕。

TMDS每个通道在传输时要包含一个2bit的控制数据、8bit的视频数据或者4bit的数据包即可在HDMI信息传输过程中，可以分为三个阶段：视频数据传输周期、控制传输周期和数据岛传输周期，分别对应上述的三种数据类型视频数据传输期，HDMI数据线上传送视频像素信号，视频信号经过编码，生成3路〔即3个TMDS数据信息通道，每路8位〕共24位的视频数据流，输入到HDMI发射器中24位像素的视频信号通过TMDS通道传输，将每通道8位的信号编码转换为10位，在每个10位像素时钟周期传送一个最小化的信号序列，视频信号被调制为TMDS数据信号传送出去，最后到承受器中接收　　岛屿数据传输期，TMDS通道上将出现音频数据和辅助数据，这些数据每4位被一组，构成一个上面提到的4位数据包，数据包和视频数据一样，被调制为10位一组的的TMDS信号后发出视频数据传输期和岛屿数据传输期均开场于一个Guard Band保护频带，Guard Band由2个特殊的字符组成，这样设计的目的在于在明确限定控制数据传输期之后的跳转是视频数据传输期控制数据传输期，在上面任意两个数据传输周期之间，每一个TMDS通道包含2位的控制数据，这一共6位的控制数据分别为HSYNC〔行同步〕、VSYNC〔场同步〕、CTL0、CTL1、CTL2和CTL3。

每个TMDS通道包含2位的控制数据，采用从2位到10位的的编码方法，在每个控制周期最后的阶段，CTL0、CTL1、CTL2和CTL3组成的文件头，说明下一个周期是视频数据传输期还是岛屿数据传输期　　岛屿数据和控制数据的传输是在视频数据传输的消隐期，这意味着在传输音频数据和其他辅助数据的时候，并不会占据视频数据传输的带宽，并且也不要一个单独的通道来传输音频数据和其他辅助数据，这也就是为什么一根HDMI数据线可以同时传输视频信号和音频信号的原因HDMI带宽    而在HDMI标准中所规定的带宽，在1.0版本就设定为最高4.96Gbps那么这一数值是怎么的来的呢？和TMDS又有什么关系呢？我们看下面的公式：    这是一个适用于所有串口传输接口带宽计算的公式在所有的数字电路中，都有一个负责提供根本频率的元器件——晶振，它就像是一个准确的闹钟一样，电路中所有的元器件都按照它的节奏统一行动比方说，某一运算电路的晶振频率是100Hz,就是说这一电路在一秒钟内可以进展100次运算过程由此可见，晶振的工作频率越高，每秒所能处理的运算次数就会越多，数据的处理能力也就会越强大而HDMI标准中，这个原理同样适用。

    HDMI电路中的时钟频率，在最初制定时范围从25MHz-165MHz之间，也就是说一个TMDS通道每秒最多能传输165MHz×10bit=1.65Gbit的数据，3个TMDS通道一秒就可以传输1.65×3=4.95Gbit的数据，再加上控制数据，用标准方法表示就是4.96Gbps的带宽而如果用像素点来表示，那就是一秒可以传输显示1.65G个像素点〔一个完整的像素点信息由R/G/B三原色信息构成〕所需要的数据量      在数字音频方面，HDMI灵活的支持符合IEC60985 L-PCM标准的32kHz、44.1kHz和48kHz、16bit量化的立体声数字音频信号和IEC 61937标准的采样率为192KHz，24bit量化的单路无压缩PCM数字音频信号，或者8路96kHz的声音数据流此外，在家庭影院中常用的DolbyDigital5.1和DTS数字音频格式也能通过HDMI直接传输二、传输协议1、TMDS Electrical Specification所以TMDS level范围一般在2.7----3.3之间2、TMDS link architecture3、DVI 编码3、HDMI编码二、 线路DVI和HDMI大局部信号接法都一样，最大的不同在于HDMI要接音频局部，DVI那么没有。

下面先讲共同的局部1、power.DVI/HDMI接口需要+5V的电压，如果板上还有VGA 接口的话，+5V和VGA共用如下和VGA的power画法一样5VS先过一个功率较大一点的diode〔至少500mA〕，再过一个polyswitch2、CLOCK不接HDMI/DVI和接HDMI/DVI在有些平台上显示局部clock的接法会不一样，以下以cedar trail为例：如果不接HDMI/DVI，那么R0507、R0508上件，晶振局部那么都不上参考1215CT_MB_R1.1G_1116_2030.DSN的接法如下：3、差分信号差分信号从chip出来，先串0.1uf电容，隔直通交在connector那一页，加如下solution，default串0 ohm排阻，colay common choke，主要是为了预留来解EMI的问题DVI/HDMI输出一般需要做level shiftLevel shift有两种形式：〔1〕、Active Level Shifter 加level shift 芯片，如以下图〔2〕、Cost Reduced Level Shifter加对地电阻，对地电阻的阻值对不同的chip一般不一样，请参考Design guide。

4、connector接法DVI Connector有DVI-D和DVI-I两种，DVI-D只能接DVI接头，DVI-I connector可以通过转接头接VGA 接头区别在于DVI-I connector上也接了VGA的信号，转接头做的工作只是简单地将VGA信号连到VGA形状的母头上.〔很多DVI转接头将Hot plug 短接到+5V的pin上了，导致只要插上DVI转接头，hot plug信号就拉high了〕DDC_DATA ,DDC_CLK需要用接到connector的+5V来pull highHDMI connectorHot plug接法：hotplug接法一Hotplug 接法二4、ESD保护如以下图RGB、HSYNC、VSYNC接到3V, Hot plug、差分信号、DDC_DATA、DDC_CLK接到5V. default都不上5、HDMI有而DVI没有的局部HDMI和DVI一个很大的区别是HDMI带音频信号，DVI那么没有接HDMI时，从PCH出来的HD link一般会分两路，一路给HDMI，一路给codec〔也有些CPU/NB自带音频处理局部，不用接到PCH,如AMD的RS880M〕.(1)、HD LINK33ohm电阻放在输出端从PCH出来先分叉再接两个33ohm，layout时注意分叉线要尽量短，对SDIN来说，PCH是输入端，串联的33ohm应该放在输出端，和其他信号相反。

SDIN的接法，audio和HDMI各接一路显示芯片端PCH端(2)、power接HDMI的显示芯片要接HD link的power，分1.5V和3V两种，如果可以支持+3V,那么最好接+3V如果只支持1.5V，那么要注意如下的power要接+1.5V,且Audio Codec的DVDD-IO(for HD LINK)和PCH的VDDIO_AZ(for HD LINK)也要换成+1.5V.CPU/NB端powerDG中power描述Codec DS中DVDD-IO描述Codec端有个信号要特别注意，O_AMP_PD#,如果HD LINK是3V的，接法如下：如果HD LINK是1.5V的，在S_HD_RST#为high时也只有1.5V，而A_AMP_PD#却是3V level的，导致该信号不能正常工作需要加如下线路：给S_HD_RST#做个level shift四、Layout以下为CULV-F1的HDMI局部layout rule：1.阻抗目標為single end 50 ohm, differential 100 ohm2.Trace width 和 Trace space 的關係, 請參考下圖LVDS Data and Clock Group信號W/S/D/X(Breakout)信號W/S/D/X(NormalL1、8)信號。