触发器同步练习.docx

同步练习4一、填空题1. 具有两个稳定状态并能接收、保持和输出送来的信号的电路口 2.1级触发器可以记T 二进制信息，1位二进制信息有 2种状态3•主从结构的触发器主要用来解 4•集成触发器有 、 和 3种结构5•触发器功能的表示方法有 、 、 和6•主从结构的JK触发器存在 7•由与非门构成的基本RS触发器约束条件 8•试填写如表一所示的JK触发器特性表中的Qn+19. 试填写如表二所示的RS触发器特性表中的Qn+110. 边沿JK触发器解决了主从JK触发器的 问题11. 根据在CP控制下，逻辑功能的不同，常把时钟触发器分为 、 、 、 和 5种类型表一表二J K严0 00 11 01 10 00 11 01 112. JK触发器的特性方程为 13. 既克服了空翻现象，又无一次变化问题的常用集成触发器有 和 两种14. 维持一阻塞D触发器是在CP 触发，其特性方程为 15. 主从JK触发器克服了钟控电平触发器的 毛病，但存在有— 问题16. 同步式时钟触发器是高电平触发方式，它存 毛病17. 主从型触发器的一次变化问题是指在CP=1期间，主触发器可能且仅育 而带来的问题18. N级触发器可以记忆 种不同的状态。

19. 把JK触发器转换为T '触发器的方法 20. 把D触发器转换为T '触发器的方法 二、单向选择题1.主从JK触发器是（）A. 在CP上升沿触发 B.在CP下降沿触发C.在CP=1的稳态下触发 D.与CP无关的2•已知RS是或非门构成的基本RS触发器的输入端，则约束条件为（）A. RS = 0 B. R+S = 1C. RS = 1 D. R+S = 03•已知R、S是2个与非门构成的基本RS触发器输入端，则约束条件为（）A. R+S = 1 B. R+S = 0C. RS = 1 D. RS=04•若JK触发器的原状态为0,欲在CP作用后仍保持为0状态，则激励函数JK的值 应是（ ）A. J=1, K=1 B. J=0, K=05.下列电路中，只有（）不能实现Qn+l = Qn6.T 触发器特性方程（ ）8.维持一阻塞D触发器是（）A.下降沿触发C•高电平触发A. Qn+1 = TQn + TQn B. Qn+1 = TQnC. Qn+1 = TQn + TQn D. Qn+1 = TQn7.如下各触发器电路中，能实现Qn+1 = Qn + A功能的电路是（ ）A idQ1J. Q'•CP —>01•CP 0>0t◎仃 A——1D lK^Qg DB. 上升沿触发D.低电平触发9．用8级触发器可以记忆（ D ）种不同的状态。

A．8 B．16C．128 D．25610．存在约束条件的触发器是A.基本RS触发器B. D 锁存器C. JK触发器D. D 触发器11.存在一次变化问题的触发器是）A.基本RS触发器B. D 锁存器C.主从JK触发器D.边沿JK触发器12•当集成维持一阻塞D型触发器的异步置0端RD 0时，则触发器的次态（）A.与CP和D有关B.与CP和D无关C. 只与CP有关 D.只与D有关三、应用题1•触发器电路的逻辑符号如下图所示，输入波形如图所示，其中FF1是由与非门构成的基本RS触发器,FF2是由或非门构成的基本RS触发器，根据A、B输入波形画出Q ,Q ,Q ,Q ,B2. 电路及输入波形如下图所示，其中1是D触发器，FF是维持-阻塞D触发器，根据1 1 2 2 的输出波形设触发器初态无为0QRCP和D的输入波形画出Q1和Q2的输出波形;设触发器的初态均为0注:触发器Flip-Flop,简称 FF)3•电路及输入波形如下图所示，其中FF1是主从JK触发器，FF2是边沿JK触发器，根据CP和JK的输入波形画出Q和Q的输出波形设触发器的初态均为0124.电路及输入波形如图所示，其中FF1维持一阻塞D触发器，FF2是边沿JK触发器,根据CP和AB的输入波形画出Qi和Q2的输出波形。

设触发器的初态均为0。