产生参考电流或电压的电路与方法.docx

产生参考电流或电压的电路与方法专利名称：产生参考电流或电压的电路与方法技术领域：本公开内容总体上涉及产生参考电流或电压的电路与方法，并且，更特别地，涉及用于产生参考电流的、包括漏极耦合MOS器件的电路背景技术：电流与电压参考是实际上在每种混合信号系统中使用的构建单元有很多种方法用于实现电压或电流参考，从对跨简单半导体器件的偏置电压的比较到浮动栅极器件上电荷的量子隧穿一种用于提供电压和电流参考的方法使用硅能量带隙在带隙参考电路中，参考电流或电压是从工作在不同电流密度的两个p-n结得到的，其中这两个p-n结中的每一个都具有不同的正向偏置电压降正向电压降之间的电压差跨电阻器施加，以便生成与绝对温度成比例的(PTAT)电流，该电流进一步转换成(PTAT)电压然后，PTAT电压可以添加到从另一个p-n结得到的、与绝对温度互补的(complementary to absolute temperature, CTAT)电压然后，该电压可以施加到参考电阻器，以便产生热补偿的参考电流但是，最近的技术进展使用工作在较低电源电压的低压互补金属氧化物半导体 (CMOS)电路，这种电路被设计成降低功耗并延长便携式器件的电池寿命。

因此，电压裕度 (voltage head-room)变得越来越有限，使得难以在这种低功率应用中使用传统的带隙参考电路图1是用于产生参考电流的、包括漏极耦合金属氧化物半导体(MOS)晶体管的参考电路的实施方式的示意图图2是用于产生参考电流的、包括漏极耦合MOS晶体管的参考电路的第二种实施方式的示意图图3是用于产生参考电流的、包括漏极耦合MOS晶体管的参考电路的第三种实施方式的示意图图4是用于产生参考电流的、包括漏极耦合MOS晶体管的参考电路的第四种实施方式的示意图图5是用于产生CTAT电流(Ictat)的、与绝对温度互补的(CTAT)参考电路的实施方式的示意图图6是用于产生与绝对温度成比例的(PTAT)电流(Iptat)和与绝对温度互补的 (CTAT)电流(Ictat)的、包括漏极耦合PMOS晶体管的参考电路的第二种实施方式的示意图， 其中，为了生成热补偿的参考电流(Ikef)，与绝对温度成比例的电流和与绝对温度互补的电流在输出节点上求和图7是用于产生CTAT电流的参考电路的第三种实施方式的示意图图8是具有低压热补偿的、用于产生参考电流的漏极耦合PMOS参考电路的实施方式的示意图，该电路采用了 CTAT电流参考的第三种实施方式。

图9是具有低压热补偿的漏极耦合NMOS参考电路的实施方式的示意图图10是包括具有浮动栅极晶体管的参考电路实施方式并且包括编程电路的电路的部分块和部分示意图图11是提供参考电流的方法的实施方式的流程图图12是用在低压、低功率环境下的漏极耦合电流参考电路的实施方式的示意图图13是包括多个开关的漏极耦合电流参考电路的另选实施方式的示意图，其中开关用于调节第一 MOS晶体管的栅极和漏极端子之间的电阻图14是在第一 MOS晶体管的栅极和漏极之间具有可调节电阻的漏极耦合电流参考电路的另选实施方式的示意图在以下描述中，在不同图中使用相同标号指示类似或相同的项具体实施例方式以下描述提供输出参考电流或电压的MOS参考电路的实施方式，其中所述参考电流或电压跨大的电源和温度条件范围保持特别地，该MOS参考电路被设计成工作在大约 1.7V至5. 6V之间的电源电压范围内在某些情况下，当使用被编程为具有低阈值电压的浮动栅极晶体管时，该电路可以工作在更低的电压，例如工作在像1.2至1.5V那么低的电压电平额定工作电压可以是大约2. 0VMOS参考电路的实施方式通过电源电压偏置，提供了可靠的电流线路调整，同时为实现各种热补偿技术提供了灵活性。

MOS参考电路的实施方式跨电阻性元件(例如，电阻器)施加两个MOS晶体管的栅极-源极电压的差值，来产生参考电流在一个例子中，MOS晶体管以公共源极配置连接， 并且漏极耦合在一起，以便为两个器件提供相同的漏极-源极(Vds)条件MOS晶体管中的一个配置为用于箝位的二极管(即，在二极管配置中，栅极连接到电流电极中的一个)，而第二个MOS晶体管用作增益器件并且其栅极连接到参考电阻器的一端该电阻器的另一端连接到MOS晶体管的公共漏极节点反馈环路保持流过该参考电阻器的电流电平在某些实施方式中，采用附加的热补偿级，用于在低电源电压下并跨大的温度条件范围保持相对恒定的电流或电压在以下讨论中，术语“电阻器”用于指电阻性元件，例如无源电阻器、可编程器件或者提供期望电阻的其它电路元件尽管所说明的某些实施方式描述了无源电阻器，但是应当理解，示出无源电阻器仅仅是为了方便讨论，这种无源电阻器可以用可以编程为产生期望电阻的可编程的浮动栅极晶体管或者用提供期望电阻值的其它电阻性元件代替图1是用于产生参考电流的、包括漏极耦合金属氧化物半导体(MOS)晶体管102 和104的参考电路100实施方式的示意图电路100包括η-通道MOS(NMOS)晶体管102、 104 和 108，电阻器 106 和 118 及 ρ-通道 MOS (PMOS)晶体管 110、112、114 和 116。

PMOS晶体管110和NMOS晶体管102合作以形成承载电流(I6)的第一电流路径 PMOS晶体管110包括连接到标记为“VDD”的第一电源端子的源极、栅极和连接到电阻器106 的第一端子的漏极电阻器106还包括连接到NMOS晶体管102的漏极的第二端子NMOS 晶体管102包括漏极、连接到PMOS晶体管110的漏极并连接到电阻器106的第一端子的栅极和连接到第二电源端子的源极在所说明的实施方式中，第二电源端子是地在另选实施方式中，第二电源端子可以是相对于Vdd上的电压为负的另一个电源电压PMOS晶体管112和NMOS晶体管104合作以形成配置成承载第二电流(I4)的第二 电流路径PMOS晶体管112包括连接到Vdd的源极、连接到PMOS晶体管110的栅极的栅极和连接到NMOS晶体管102的漏极的漏极NMOS晶体管104包括连接到NMOS晶体管102的漏极的漏极、以二极管配置连接到其漏极的栅极和连接到地的源极PMOS晶体管114和NMOS晶体管108合作以形成配置成承载第三电流(I3)的第三电流路径PMOS晶体管114包括连接到Vdd的源极、连接到PMOS晶体管110和112的栅极的栅极和连接到PMOS晶体管110、112和114的栅极的漏极。

NMOS晶体管108包括连接到 PMOS晶体管114的漏极的漏极、连接到NMOS晶体管104的栅极的栅极和连接到地的源极PMOS晶体管116和电阻器118合作以形成承载关于第三电流(I3)的参考电流 (Ieef)的输出电流路径PMOS晶体管116包括连接到Vdd的源极、连接到PMOS晶体管114 的漏极的栅极和连接到电阻器118的第一端子并提供输出电压(Vkef)的漏极电阻器118 包括连接到地的第二端子电路100跨电阻器106施加NMOS晶体管102和104的栅极-源极电压之间的差值，以设置参考电流(Ikef)在平衡时，晶体管102和104具有相同的漏极电流(即，I1 = I2)和相同的漏极-源极电压(Vdsici2 = Vdsici4),而且均处于饱和状态用于晶体管104的偏置电流是由包括NMOS晶体管108及PMOS晶体管114和112的反馈回路提供的，而用于晶体管102的偏置电流是由包括NMOS晶体管108及PMOS晶体管114和110的反馈回路提供的偏置电流流入公共漏极并流过晶体管102和104的漏极-源极电流路径如果晶体管对104和108、112和114及110和114具有基本上相同的大小，则电流(I” 12、16、14、I3和 Ieef)是基本上相等的。

在例子中，Vdd上的电压具有相对于地2. OV的额定值由晶体管112和114形成的电流镜镜像通过第一电流路径的第二电流(I2)当电源电压施加到Vdd时，在PMOS晶体管110、112、114和116栅极处的电压关于电源电压足够多地负偏置，以允许电流流过它们各自的源极-漏极电流路径如果晶体管110和114具有近似相等的大小，则第一电流(I6) 也近似等于第二电流(I2)晶体管102和104的不同栅极-源极电压建立了第二电流(I2)第二电流(I2)还设置晶体管108的栅极上的电压，利用晶体管104和108形成电流镜附加的电流镜是由晶体管114和116形成的，来镜像通过晶体管114和116的第二电流(12)，以产生参考电流(Ikef)，该参考电流在电阻器118上供给(source)，从而产生参考电压(Vkef)参考电流(Ikef)与第三电流(I3)成比例如果晶体管114和116具有基本相同的大小，则参考电流(Ikef)基本上等于第三电流(I3)但是，在某些实现方式中，晶体管116的大小可以不同，以便提供是第三电流(I3)倍数的参考电流(Ikef)电路100是可以以低电压裕度工作的CMOS电路的例子。

特别地，当Vdd只近似地等于高于地的MOS栅极-源极和MOS漏极-源极电压时，该电路可以正确工作但是，晶体管112具有有限的输出电阻因此，可能期望将晶体管102和104耦合的漏极与晶体管112的漏极隔离，以便提供改进的线路调整电路100的修改形式在图2 中示出，它使用电阻器106将两个晶体管102和104耦合的漏极与晶体管112的漏极隔离图2是用于产生参考电流的、包括漏极耦合MOS晶体管102和104的参考电路200 的第二实施方式的示意图电路200包括与上面关于图1中的电路100所述的相同部件但是，在电路200中，电阻器106以不同方式连接在电路100中，PMOS晶体管112的漏极连接到NMOS晶体管102和104的漏极相反，在电路200中，PMOS晶体管112的漏极连接到电阻器106的第一端子电阻器106的第一端子还连接到PMOS晶体管110的漏极和 NMOS晶体管102的栅极电阻器106还包括连接到NMOS晶体管102和104的漏极并连接到NMOS晶体管104和108的栅极的第二端子在所说明的例子中，如果PMOS晶体管110、112、114和116具有近似相等的大小， 则通过每个晶体管的电流是近似相等的(I6 =I5 = I3 = I2 = I1 = Ieef)。

由于电流不流到晶体管102的栅极中，因此电流(I6)和电流(I5)流过电阻器106因此，PMOS晶体管110 和112供给通过电阻器106的电流的两倍(即，16+15 = 212)，通过单个电流分支提供用于晶体管102和104的偏置电流同时，这种配置隔离了晶体管102和104的漏极与PMOS晶体管112的受限输出电阻，导致通过晶体管104的第二电流(I2)的非常好的线路调整用于晶体管102和104的类似的漏极电流和公共漏极_源极电压偏置允许某些器件参数相对于温度的变化的相互抵消，使得更容易实现各种热补偿技术 如果晶体管102和电阻器106在电路100中不存在，则在理想条件下，在平衡时， 相对独立于电源，包括晶体管104、108、114和112的反馈回路将保持大范围的基本相等的电流但是，当正反馈系统(即，晶体管104、108、114和112)的增益大于一时，任何环境干扰都将造成通过该回路的电流升高至由晶体管104、108、114和112的输出电阻和由电源裕度限制所确定的值因此，由负反馈回路(晶体管102、108、114和110)提供了调整机制，其具有三个转化级(晶体管102、108和110)。

对于由电路200所描述的实施方式，由晶体管112供给的电流完全流过电阻器106，将NMOS晶体管102的栅极偏置成保持平衡的这种值为了实现稳定性，负反馈比正反馈更强在另选实施方式中，晶体管110被省去，并且晶体管112的大小设计成供给晶体管114和116的电流的两倍在这个例子中，如图3所示，通过。