掩膜版制造工艺.docx

掩膜版制造工艺：迎接45和32nm节点新挑战whpzzseu123 发表于: 2007-7-06 10:18 来源: 半导体技术天地掩膜版制造工艺：迎接45和32nm节点新挑战随着集成电路制造工艺的飞速发展，45 和 32nm 技术节点已成为近两年人 们谈论的热点，作为集成电路制造工艺中最关键的光刻工艺首当其冲成为热点 中的焦点浸入式光刻(Immersion)、两次曝光技术(Double Patterning)、超 紫外光刻(EUV)反复被人们提及，而作为光刻工艺三要素之一的掩膜版却往往 容易被人们忽略从概念上讲曝光系统的工作原理与相机类似，通过一系列光学系统将掩膜版 上的图形按照 4:1的比例投影在晶圆上的光刻胶涂层上从理论上讲，如果晶 圆上的最小线宽(Critical Dimension)要达到45或32nm,掩膜版上的图形最小 线宽(CD)只要达到180或128nm即可，与其他制作工艺相比，掩膜版的制造 工艺相对要“容易”了很多但掩膜版如同投影用的电影胶片的底片一样，它 的技术水平直接影响着光刻技术的发展，特别是随着最小线宽的逐渐缩小，投 影到光刻胶涂层上的图形对比度和图形失真等问题将越演越烈，掩膜版制造将 如何从设备、工艺、版图设计等多方面着手以应对45和32nm工艺节点的新 挑战？掩膜版制造设备的最新进展谈到掩膜版，首先要谈到掩膜版制造设备一一图形发生器(Pattern Generator)。

目前，掩膜版制造设备供应商主要有三家：Micronic、Jeol和 NuFlare，制作工艺分为激光和电子束两种图形描绘方式，但两种方式各有利 弊采用激光来描绘图形的优势是速度快、效率高，但精度不如电子束扫描方 式；而采用电子束描绘图形，虽然精度高，但描绘速度慢、生产效率低由于 两种方式的互补性，掩膜版制造商会分别购买两种设备，当制备线宽要求很高 的电路图形时使用电子束扫描，对于线宽要求不是很高的电路图形则使用激光 扫描，两种设备的交替使用既满足了精度要求，也大大提高了速度，同时也大 大降低了制造商的投资成本随着技术的发展，这种状况正在改变三家掩膜版制造设备供应商都对各自 的弱点有了技术上的改进生产激光图形发生器的Micronic于2005年推出了 Sigma7500,它与传统的 激光图形发生器有所不同据 Micronic 的合作伙伴——台湾 Hermes-Epitek 公司光罩设备部门经理林文盛介绍, Sigma7500 采用 Micronic 独家的 SLM(Spatial Light Modulator)技术，含有百万个镜片的SLM会将深紫外光 (DUV)准分子激光反射到掩膜版来产生光掩膜，可用于制备90、65、45nm技 术节点量产用光掩膜版。

Sigma7500在非对称性(Anisotropic-bias)、最小线宽 偏 置 (CD-biasing) 、 畸 变校 正 (Distortion Correction) 和方 角 锐化 (Corner Enhan ceme nt)等方面对图形进行处理，而这些处理是通过对像素的数据 调整来实现的， 不影响图形描绘速度 Sigma7500 增加的自检功能 (Self-Metrology)改善了系统的精度，在最小线宽和定位精度上提高了 25%，广 域线宽均匀性(Global CD Uniformity)和局域线宽均匀性(Local CD Uniformity)有很大改善，并开发了在掩膜版制造过程中对系统CD误差的校正 功能2002年8月从Toshiba Machine分离出来的NuFlare是一家生产电子束图 形发生器的供应商，它在缩短图形描绘时间和改善局域线宽均匀性方面有所进 展通过采用高辉度电子枪和高精度、高安定性的高压电源，新型 Blanking 系统和低像差光学系统，来实现高电流密度；同时采用高速、低杂音偏向 DAC 放大器和最佳化的可变速载台动作方式，缩短图形描绘时间在改善局域线宽 均匀性(LCDU)方面，NuFlare销售和市场部技术专家组组长Jun Takamatsu博 士认为：“目前提高掩膜版生产效率的主要趋势是通过提高光刻胶的感光度， 来增进感光剂的性能，但高感光度光刻胶的使用会减少电子的数量，电子数的 减少会导致电子数量的波动，这会使LER增大，导致LCDU恶化，这种现象为 Shot Noise。

Shot Noise是产生CD误差的主要原因，试验证明采用低感光度 光刻胶，可以将 CD 误差减少到最低值据 Takamatsu 介绍， NuFlare 的 EBM-6000已经达到32nm技术节点所需的描画精度另一家生产电子束图形发生器的Jeol Ltd.在2005年也推出了针对65nm节 点的高端掩膜版制造设备JBX-3040MV，目前研发的设备也已达到32nm节点 所需的描画精度利用光学近似性校正技术与相位移掩膜版对图形进行改善 在利用掩膜版进行光刻工艺中常常遇到图形失真问题，主要以边角圆形化、线 条缩短和其它一些光学近似性效应形式表现出来主要是由于来自相邻图形的 边缘或某一拐角的两边的散射，导致光刻胶在复制掩膜版图形时发生变形现 象目前最成熟的解决方案是在掩膜版上添加辅助图形，以确保复制在晶圆上 的图形和设计意图相一致（如图1所示）利用这种光学近似性校正（OPC）技 术可以对掩膜版进行必要的修改，在曝光系统和镜头的作用下最终得到所需图 形OPC技术早在五、六年前0.18|J m技术节点时就被运用到掩膜版的制作中， 随着集成电路制造工艺向0.13p m和90nm技术节点的演进，OPC技术被越 来越多地运用到掩膜版的制作中。

在45和32nm节点，OPC将会做得更复杂,数据处理量将更大 Synopsys全球技术服务资深应用顾问张学渊博士认为图1然而大量运用 OPC 所产生的缺陷却对晶圆生产提出了新的挑战KLA-Tencor中国公司高级技术总监张赞彬认为，由于OPC所产生的缺陷在掩膜版上是很难被发现，目前KLA-Tencor建立了一套名为DesignScan的模拟模 型系统，它是将光刻的一些参数放到这一模拟模型中对掩膜版进行检测，但整 个过程耗时相当长OPC 技术虽然可以减弱光学近似性效应，但却无法改善图形对比度由于 图形边缘的散射会降低整体的对比度，使得光刻胶图形不再黑白分明，而是包 含了很多灰色阴影区，无法得到所需图形然而利用图形边缘的相消干涉，通 过相位移掩膜可以显著改善对比度交替光圈相位移掩膜版（AltPSM）是对石英 衬底进行刻蚀，从而在亮区引入相位移指定区域可以是黑色的（铬）、同相的 （未刻蚀的石英）或异相的（刻蚀后的石英）如果黑色图形的一边是刻蚀后的石 英区，另外一边是没有刻蚀的石英区，那么两个相位的相干就会形成强烈的对 比，从而大大改善图形对比度然而两者之间的相位干涉会形成一条并不需要 的边缘，需要利用第二层掩膜版对光刻胶图形中不需要的相位边缘进行修正， 这种方法大大增加了 AltPSM的复杂度，同时也给晶圆制造工艺提出了新的挑 战。

但是两次曝光不仅要求能够更加精确地控制套刻精度，而且严重影响生产 速度越来越重要的 DFM据Synopsys的张学渊博士介绍，随着技术节点向90、65、45nm发展，电 路设计越来越复杂，对良率的影响也越来越大（如图 2），换句话讲，通过对电 路设计的改进将可以大大提升良率， 这就是为什么 DFM（Design for Manufacturing）被人们越来越重视的原因在向45nm技术节点发展过程中， 对于掩膜版的制造来讲，无论是OPC技术还是相位移掩膜版都是DFM概念的 应用良率下降的原因多种多样，一般情况可以分为以下六种：随机微粒造成的缺 陷、光刻过程中造成的误差、 Cu 凹陷和腐蚀造成的缺陷、参数变化造成的缺 陷、通孔的可靠性和信号、功率完整性造成的缺陷等前两个因素与晶圆的 制作工艺环境和设备的关系较为紧密，而后四个因素却是和集成电路的设计方 法密切相关，是完全可以通过对集成电路设计方法的改进而加以改善的张 学渊强调尽管微粒污染是随机产生的，无法通过 DFM 将其消除，但可以通 过 DFM 将其影响减小在晶圆制造过程中微粒往往造成电路短路或者开路， 从而使良率降低运用Synopsys的CAA（Critical Area Analysis）工具对设计版 图进行分析，将线条密度高的区域找出，并将其展开，由于线条密度高的区域 微粒污染容易造成短路，而密度的减小可以降低这种情况的发生。

但是随着线条密度的减小，芯片的尺寸可能会有所增加，使得每片晶圆上芯片的数量减少， 所以如何既减小线条的密度，又尽量不增加芯片的尺寸，对于版图设计工程师 来讲是一个很大的挑战，同时也是DFM的魅力所在掩膜版检测的发展趋势随着集成电路工艺向90nm以下发展，分辨率增强技术(RET)和极端分辨率 增强技术(XRET)大大增加，如 OPC、PSM 和 SRAFs(Sub-Resolution Assist Features)等，这些对于检测带来了很大影响由于OPC和SRAFs需要增加分 辨率和减小像素的尺寸，从而大大增加了对小缺陷的敏感度和对缺陷发现率提 出了更高的要求；另外由于PSM造成的刻线的3D结构，新的缺陷种类，以及 处理大量数据的能力都对缺陷检测提出了更高的要求据KLA-Tencor的张赞彬介绍，2005年公司推出的基于TeraScan TR平台的 新的检测方式可以处理RET造成的缺陷它包括STARlight2(SL2)、反射光检 测和芯片与数据库间的三光束检测(Tritone)三部分，其中反射光检测包括芯片 与芯片之间和芯片与数据库之间STARlight2 是 KLA-Tencor 推出的下一代掩膜检测系统，其检测方式是运用 创新的影像处理技术。

利用STARlight2，晶圆代工厂可以实现高效率、低成 本的掩膜再定检，从而保持工艺窗口的最大化，进而达到最高的生产良率 张赞彬介绍到，STARlight2改良的检测方式使得缺陷检测能够在高密度的图形 区域、甚至在掩膜版的图形外框与切割道之间进行检测随着 193nm 光刻技 术的广泛应用，掩膜版上HAZE缺陷显著增加，这是由于掩膜版清洗时化学试 剂在强DUV照射下发生化学反应，在掩膜版上形成HAZE对于90nm以下工 艺节点，Fab需要增加对掩膜版的反复检测，以降低HAZE对良率的影响1M . - -13020 d-2-50Tn?hn

而光学无掩膜版(0-ML2) 和带电粒子无掩膜版(CP-ML2)技术都需要面对一系列有关商业市场和技术的 关键问题，其中包括产能、与光刻工艺的兼容性、数据的储存、数据的容量和 传输、适用平台以及如何修正影响线宽和套准的误差等一部分业内人士对无掩膜光刻和 Nano-imprint 持怀疑态度上海凸版光掩 膜有限公司工程部经理毛智彪认为：“半导体工业发展到今天已经基于一个成 熟的平台，无掩膜版光刻和 Nano-imprint 的引入将颠覆整个平台，其成本代 价是巨大的，不是仅仅更换一个设备的问题但也有人认为无掩膜版光刻和 Nano-imprint 是降低掩膜版成本的潜在解决方案，是一种有前途的光刻技术， 只是近期只能作为一种应用在特殊领。