CMOS逻辑电路及时序电路分析.ppt

CMOS逻辑电路 CMOS管与MOS管• CMOS是互补型MOS管，以PMOS管作为 驱动管，以NMOS管作为负载管它用互 补对称的pMOS和nMOS对来实现一个逻辑 电路中的“与”、“或”、“非”等功能 ，其主要 特点是低功耗、强抗干扰能力、集成密度 高 MOS管• mos管是金属(metal)—氧化物(oxid)—半导 体(semiconductor)场效应晶体管，或者称 是金属—绝缘体(insulator)—半导体MOS 管的source和drain是可以对调的，他们都 是在P型backgate中形成的N型区在多数 情况下，这个两个区是一样的，即使两端 对调也不会影响器件的性能这样的器件 被认为是对称的MOS管• MOS集成电路制造工艺比较简单、成品率较高、 功耗低、组成的逻辑电路比较简单，集成度高、 抗干扰能力强，特别适合于大规模集成电路 • MOS集成电路包括:NMOS管组成的NMOS电路、 PMOS管组成的PMOS电路及由NMOS和PMOS 两种管子组成的互补MOS电路，即CMOS电路 PMOS门电路与NMOS电路的原理完全相同，只 是电源极性相反而已MOS管工作原理MOS管主要参数 1.开启电压VT • 开启电压（又称阈值电压）：使得源极S和 漏极D之间开始形成导电沟道所需的栅极电 压；•标准的N沟道MOS管，VT约为3～6V ；•通过工艺上的改进，可以使MOS管的VT 值降到2～3V。

MOS管主要参数2. 直流输入电阻RGS •即在栅源极之间加的电压与栅极电流之比 •这一特性有时以流过栅极的栅流表示 •MOS管的RGS可以很容易地超过1010Ω MOS管主要参数3. 漏源击穿电压BVDS • 在VGS=0（增强型）的条件下 ，在增加漏源电压过程中 使ID开始剧增时的VDS称为漏源击穿电压BVDS • ID剧增的原因有下列两个方面： （1）漏极附近耗尽层的雪崩击穿 （2）漏源极间的穿通击穿 • 有些MOS管中，其沟道长度较短，不断增加VDS会使漏 区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏 源间的穿通，穿通后源区中的多数载流子，将直接受耗尽 层电场的吸引，到达漏区，产生大的ID MOS管主要参数4. 栅源击穿电压BVGS • 在增加栅源电压过程中，使栅极电流IG由 零开始剧增时的VGS，称为栅源击穿电压 BVGS MOS管主要参数5. 低频跨导gm • 在VDS为某一固定数值的条件下 ，漏极电 流的微变量和引起这个变化的栅源电压微 变量之比称为跨导 • gm反映了栅源电压对漏极电流的控制能力 , 是表征MOS管放大能力的一个重要参数,一般 在十分之几至几mA/V的范围内 。

MOS管主要参数6. 导通电阻RON • 导通电阻RON说明了VDS对ID的影响 ，是漏极特 性某一点切线的斜率的倒数 • 在饱和区，ID几乎不随VDS改变，RON的数值很 大 ，一般在几十千欧到几百千欧之间 • 由于在数字电路中 ，MOS管导通时经常工作在 VDS=0的状态下，所以这时的导通电阻RON可用 原点的RON来近似 • 对一般的MOS管而言，RON的数值在几百欧以内 MOS管主要参数7. 极间电容 • 三个电极之间都存在着极间电容：栅源电 容CGS 、栅漏电容CGD和漏源电容CDS • CGS和CGD约为1～3pF • CDS约在0.1～1pF之间 MOS管主要参数8. 低频噪声系数NF • 噪声是由管子内部载流子运动的不规则性所引起的 • 由于它的存在，就使一个放大器即便在没有信号输人时， 在输出端也出现不规则的电压或电流变化 • 噪声性能的大小通常用噪声系数NF来表示，它的单位为 分贝（dB） • 这个数值越小，代表管子所产生的噪声越小 • 低频噪声系数是在低频范围内测出的噪声系数 • 场效应管的噪声系数约为几个分贝，它比双极性三极管的 要小 MOS管• CMOS 逻辑电路CMOS逻辑电路• CMOS是单词的首字母缩写，代表互补的 金属氧化物半导体(Complementary Metal- Oxide-Semiconductor)，它指的是一种特殊 类型的电子集成电路(IC)。

集成电路是一块 微小的硅片，它包含有几百万个电子元件 术语IC隐含的含义是将多个单独的集成 电路集成到一个电路中，产生一个十分紧 凑的器件在通常的术语中，集成电路通 常称为芯片，而为计算机应用设计的IC称 为计算机芯片 • CMOS逻辑门电路是在TTL电路问世之后 ，所开 发出的第二种广泛应用的数字集成器件，从发展 趋势来看，由于制造工艺的改进，CMOS电路的 性能有可能超越TTL而成为占主导地位的逻辑器 件 CMOS电路的工作速度可与TTL相比较，而 它的功耗和抗干扰能力则远优于TTL此外，几 乎所有的超大规模存储器件 ，以及PLD器件都采 用CMOS艺制造，且费用较低 早期生产的 CMOS门电路为4000系列 ，随后发展为4000B系 列当前与TTL兼容的CMO器件如74HCT系列等 可与TTL器件交换使用 • 在CMOS工艺制成的逻辑器件或单片机中 ，N型管与P型管往往是成对出现的同时 出现的这两个CMOS管，任何时候，只要 一只导通，另一只则不导通（即“截止”或“ 关断”），所以称为“互补型CMOS管”• C M O S逻辑电路使用的是排列成互补对的 n F E T和p F E T晶体管。

这就是首字母缩写词C M O S中“C”的由来 互补对由一个n F E T和一个 p F E T组成，它们的栅极连 接在一起形成一个信号端，共同的门信号同时控制着这两 个晶体管但是，由于这两个晶体管具有相反的特征，这 个互补对可产生一个有用的特征，即一个晶体管的状态为 O N而另一个晶体管的状态为O F F当G= 0时，p F E T 为O N而n F E T为O F F，如图6 - 1 3 b所示如果G= 1 ，那么情形正好相反：p F E T为O F F而n F E T为O N； 这可从图6 - 1 3 c中看出术语“互补”就是因为这种行为 与门信号G的值无关而被采用CMOS逻辑电路制造集成电路的方法有多种，但对于数字 逻辑电路而言CMOS是主要的方法桌面 个人计算机、工作站、视频游戏以及其它 成千上万的其它产品都依赖于CMOS集成 电路来完成所需的功能 CMOS的特点• 逻辑函数很容易用CMOS电路来实现 • CMOS允许极高的逻辑集成密度其含义就是逻 辑电路可以做得非常小，可以制造在极小的面积 上 • 用于制造硅片CMOS芯片的工艺已经是众所周知 ，并且CMOS芯片的制造和销售价格十分合理。

这些特征及其它特征都为CMOS成为制 造IC的主要工艺提供了基础 CMOS逻辑电平 • 高速CMOS电路的电源电压VDD通常为+5V ；Vss接地，是0V • 高电平视为逻辑“1”，电平值的范围为： VDD的65%～VDD（或者VDD-1.5V～VDD ） • 低电平视作逻辑“0”，要求不超过VDD的 35%或0～1.5V • +1.5V～+3.5V应看作不确定电平在硬件 设计中要避免出现不确定电平CMOS逻辑门电路的系列 • CMOS集成电路诞生于20世纪60年代末， 经过制造工艺的不断改进，在应用的广度 上已与TTL平分秋色，它的技术参数从总体 上说，已经达到或接近TTL的水平，其中功 耗、噪声容限、扇出系数等参数优于TTL 基本的CMOS——4000系列 • 这是早期的CMOS集成逻辑门产品，工作 电源电压范围为3～18V，由于具有功耗低 、噪声容限大、扇出系数大等优点，已得 到普遍使用缺点是工作速度较低，平均 传输延迟时间为几十ns，最高工作频率小 于5MHz 高速的CMOS——HC（HCT）系列 • 该系列电路主要从制造工艺上作了改进，使其大 大提高了工作速度，平均传输延迟时间小于10ns ，最高工作频率可达50MHz。

HC系列的电源电压 范围为2～6VHCT系列的主要特点是与TTL器件 电压兼容，它的电源电压范围为4.5～5.5V它的 输入电压参数为VIH（min）=2.0V；VIL（max） =0.8V，与TTL完全相同另外，74HC/HCT系列 与74LS系列的产品，只要最后3位数字相同，则 两种器件的逻辑功能、外形尺寸，引脚排列顺序 也完全相同，这样就为以CMOS产品代替TTL产 品提供了方便 先进的CMOS——AC（ACT）系列 • 该系列的工作频率得到了进一步的提高， 同时保持了CMOS超低功耗的特点其中 ACT系列与TTL器件电压兼容，电源电压范 围为4.5～5.5VAC系列的电源电压范围为 1.5～5.5VAC（ACT）系列的逻辑功能、 引脚排列顺序等都与同型号的HC（HCT） 系列完全相同 CMOS逻辑门电路的主要参数 • CMOS门电路主要参数的定义同TTL电路， 主要有以下几种参数 • 输出高电平VOH与输出低电平VOL • 阈值电压Vth • 抗干扰容限 • 传输延迟与功耗 • 扇出系数输出高电平VOH与输出低电平VOL • CMOS门电路VOH的理论值为电源电压 VDD，VOH（min）=0.9VDD；VOL的理 论值为0V，VOL（max）=0.01VDD。

所以 CMOS门电路的逻辑摆幅（即高低电平之 差）较大，接近电源电压VDD值 阈值电压Vth • 从CMOS非门电压传输特性曲线中看出， 输出高低电平的过渡区很陡，阈值电压Vth 约为VDD/2 抗干扰容限 • CMOS非门的关门电平VOFF为0.45VDD， 开门电平VON为0.55VDD因此，其高、 低电平噪声容限均达0.45VDD其他 CMOS门电路的噪声容限一般也大于 0.3VDD，电源电压VDD越大，其抗干扰能 力越强 传输延迟与功耗 • CMOS电路的功耗很小，一般小于1 mW/门 ，但传输延迟较大，一般为几十ns/门，且 与电源电压有关，电源电压越高，CMOS 电路的传输延迟越小，功耗越大前面提 到74HC高速CMOS系列的工作速度己与 TTL系列相当 扇出系数 • 因CMOS电路有极高的输入阻抗，故其扇 出系数很大，一般额定扇出系数可达50 但必须指出的是，扇出系数是指驱动 CMOS电路的个数，若就灌电流负载能力 和拉电流负载能力而言，CMOS电路远远 低于TTL电路 CMOS反相器• 由两只增强型MOSFET组成，其中一个为N 沟道结构，另一个为P沟道结构为了电路 能正常工作，要求电源电压VDD大于两个 管子的开启电压的绝对值之和，即 VDD＞(VTN＋|VTP|) 。

基本CMOS反相器 近似于一理想的逻辑单元，其输出电压接 近于零或+VDD，而功耗几乎为零CMOS反相器1.与非门电路• 包括两个串联的N沟道增强型MOS管和两个并联 的P沟道增强型MOS管每个输入端连到一个N 沟道和一个P沟道MOS管的栅极当输入端A、B 中只要有一个为低电平时，就会使与它相连的 NMOS管截止，与它相连的PMOS管导通，输出 为高电平；仅当A、B全为高电平时，才会使两个 串联的NMOS管都导通，使两个并联的PMOS管 都截止，输出为低电平因此，这种电路具有与 非的逻辑功能，即 CMOS门电路• 1.与非门电路2.或非门电路• 包括两个并联的N沟道增强型MOS管和两个串联 的P沟道增强型MOS管当输入端A、B中只要有 一个为高电平时，就会使与它相连的NMOS管导 通，与它相连的PMOS管截止，输出为低电平； 仅当A、B全为低电平时，两个并联NMOS管都截 止，两个串联的PMOS管都导通，输出为高电平 因此，这种电路具有或非的逻辑功能，其逻 辑表达式为 • 2.或非门电路• 3.异或门电路• 由一级或非门和一级与或非门组成或非 门的输出 ，而与或非门的输出L 即为输入A、B的异或 • 如在。