一种用于12位SARADC的动态比较器的设计.docx

一种用于12位SARADC的动态比较器的设计 顾宇晴【摘要】在动态比较器的基础上，设计了一款预放大加Latch结构的两级动态比较器引入了一个60ps的延时器，从而降低噪声影响，增加信号放大时间电路采用0.18 u m標准CMOS工艺，仿真结果满足性能要求关键词】动态比较器;SAR ADC;预放大引言比较器是SAR ADC电路中的关键模块，它将差分输入的模拟信号转化成0/1数字信号，同时，比较器的速度决定了整个SAR ADC的转换速度在高速低功耗SAR ADC的设计中，动态比较器的设计使用变得越来越重要，比较器的精度和转换速度直接决定ADC性能的好坏一、传统动态比较器的基本工作原理动态比较最简单的结构是Latch结构，这种动态比较器被称为可再生比较器主要原理是利用电压正反馈对输入信号进行比较工作，正因为正反馈的存在，使得Latch电路的速度非常快，适用于高速SAR ADC的设计图1所示的预放大级和Latch共同构成的动态比较器，前级放大器对差分输入信号Vin/Vip预放大，fn和fp是差分输出Clkc信号和Clkcl信号相位相反Clkc为低电平时是复位阶段，节点fn、fp预充电到电源电压，Latch输出Von、Vop为0。

当Clkc电平变高时是再生阶段，fn、fp开始放电，因为输入电压的不同导致放电快慢不一样快的一端电压接近Latch输入管阈值VTHP时，会先将对应输入管导通开始放大当输出节点Von、Vop电压升高到阈值后，正反馈开始作用，根据放电速度的快慢，正反馈将输出一端快速上升到VDD，另一端下拉到地二、电路设计一个高速度、低功耗的比较器对于12位SAR ADC十分重要，该设计主要出于对采样速度和功耗的考虑，设计如图2所示Clkc和Clkcl通过延时缓冲器连接，采用NMOS管做输入管时钟控制信号Clkc控制前级放大器，Clkcl控制Latch比较器复位阶段：Clkc和Clkcl信号都是低电平，时钟控制的M5、M12、M13关断，Ml、M2、M9导通，fn和fp充电到电源电压VDD，输出信号Vop、Von均为1，Latch比较器不工作放大阶段：Clkc信号变成高电平，Clkcl信号低电平，M5管导通，Ml、M2管断开，此时将差分输入信号Vin、Vip进行放大再生比较阶段：Clkc信号为高电平，Clkcl信号也为高电平时，Latch开始工作，经过放大的差分输入信号，在正反馈作用下被迅速比较拉高或拉低，输出0/1结果。

三、仿真结果及分析图3为整个周期内的输出情况，反映了在控制信号Clkc信号控制下，比较器对电压变化的输入信号进行比较的过程和输出结果结语在传统动态比较器的基础上进行改进，设计了一款预放大加Latch结构的两级动态比较器为了降低噪声影响，增加信号放大时间，加入了一个60ps的延时buffer对比较器进行了功能仿真，满足设计的要求参考文献：[1]彭宣霖，李航标，陈剑洛，等.一种高速低功耗动态比较器设计[J].微电子学，2014，44 （5）：601-605.[2]Abbas M，Furukawa Y，Komatsu S，et al.Clocked comparatorfor high-speed applications in 65nm technology[C]//SolidState Circuits Conference.IEEE，2010：1-4.[3]吴笑峰，刘红侠，石立春，等.新型高速低功耗CMOS动态比较器的特性分析[J].中南大学学报（自然科学版），2009， 40 （5）：1354-1359.活力2019年4期活力的其它文章校企“双主体”模式下跨境电商人才培养策略研究文道本同源 携手得益彰改革开放40年：紧抓社会主要矛盾，不断满足群众需要懂得赏识，激励每一位学生快乐学习医院在人力资源管理方面存在的问题及对策加强农村基层党组织群众工作的对策建议 -全文完-。