基于FPGA的串口设计_毕业设计论文

1、目录基于 FPGA 的串口设计目录任务书开题报告指导教师审查意见评阅教师评语答辩会议记录中文摘要外文摘要前言31 引言31.1 课题来源31.2 课题研究的研究背景31.3 国内外的发展现状、发展趋势及存在的主要问题51.4 课题研究的指导思想与技术路线错误！未定义书签。1.5 基于 FPGA 串口设计的技术要求错误！未定义书签。2 UART 原理介绍82.1 UART 结构和工作原理83 方案选择83.1 设计语言的选择93.2 电平转换方式的选择错误！未定义书签。3.3 FPGA 核心芯片的选择104 系统硬件设计114.1 器件芯片介绍114.2 系统硬件框图184.3 主要组成电路分析184.4 总电路图设计255 系统软件设计265.1 主程序流程图265.2 中断子程序流程图275.3 DDS 控制软件设计错误！未定义书签。5.4 AD7886 软件驱动设计错误！未定义书签。5.5 系统源程序286 制作位移测量装置的步骤287总结 .- 28 -参考文献 .- 28 -致 谢31附录 132附录 21附录 32前言基于 FPGA 的串口设计冉 峰:陈晓静，电子信息学院陈晓

2、静:电子信息学院摘要随着微电子技术的快速发展，电子设备逐渐向着小型化 .集成化方向的发展。人们在要求设备性能不断提升的同时，还要求设备功耗低体积小重量轻 可靠性高。UART 因其可靠性高,传输距离远线路简单而成为比较广泛的串行数据通信电路，而现在大部分集成电路通信用的 UART 芯片，存在成本高，电路复杂， 移植性较差等缺点。本设计是基于 FPGA 的嵌入式 UART 模块化设计方法，将 UART 模块集成到 FPGA 上，而这些模块功能全部基于 VHDL 硬件描述语言,并通过有限状态机来实现，增强了设计的灵活性,降低了成本。论文的主要目标是利用 FPGA 实现 UART 的功能与 PC 机实现串口通信，UART 的功能模块通过 MAX232 将电平转换后与 PC 机相连达到设计目的。 UART 的功能模块主要包括波特率产生模块，数据发送模块，数据接收模块三个部分，对各模块的功能在文中都有详细的介绍。整个设计都采用硬件描述语言（VHDL）实现，并且采用了分模块的设计风格，使设计的思路更清晰。关键字FPGAUARTVHDLPC 机MAX232第 1 页 （共 37 页）基于 FPGA 的

3、串口设计The Design Of Serial Base on FPGAFengRan: Chen Xiaojing, Electronic Information ChenXiaojing: Electronic InformationAbstract With the rapid development of microelectronics technology, electronicequipment become smaller and integratedin the continuous upgrading of equipment requlrements at the same time，also called low-power devices，small size，light weight， high reliabilityUART because of its high reliability, long transmission distance lines become broader and simple serial data communicatio

4、n circuit, but now most of the communication with the UART integrated circuit chip, high cost, circuit complexity, less portable, and other shortcomings. The design is based on modular FPGA design methodology for embedded UART, UART modules will be integrated into the FPGA, all based on these modules feature hardware description language VHDL and implemented through the finite state machine, and enhance design flexibility, reduced costs.第 2 页 （共 40 页）前言前言随着 FPGA/CPLD 器件在控制领域的广泛使用，开发嵌于 FPGA/CPLD

5、器件内部的通用异步收发器，以实现 FPGA/CPLD 开发系统与 PC 机之间的数据通信是很有实际意义的。FPGA/CPLD 器件与单片机、ARM 等器件不同，内部没有集成 UART， 因此要实现串行通信，必须要独立开发 UART 模块。本设计对于深入理解串口的工作原理和理解 FPGA 的工作流程具有启示意义，并通过设计的过程 FPGA 的应用能力和系统综合设计能力将得到加强。1 引言1.1 课题来源结合科研1.2 课题研究的研究背景当今社会是数字化的社会，是数字集成电路广泛应用的社会。数字集成电路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望 ASIC 的设计周期尽可能短，最好是在实验室里就能设计出合适的 ASIC 芯片，并且立即投入第 3 页 （共 37 页）基于 FPGA 的串口设计实际应用之中，因而出现了现场可编程逻辑器件(F

6、PLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。通用异步收发器 (Universal Asynchronous Receiver/Transmitter ）, 简称为UART ) 由于具有数据通信时需要的连线少, 具有相关工业标准提供的标准的接口电平规范等优点, 在工业控制领域被广泛采用. 近年来, 随着 FPGA/ CPLD 器件在控制领域的广泛使用, 开发嵌于 FPGA/ CPLD 器件内部的通用异步收发器, 以实现 FPGA/ CPLD 开发系统与 PC 机之间的数据通信引起了 FPGA / CPLD 领域研究人员的关注. 为此,本设计基于FPGA 器件设计了符合RS - 232 标准的U ART , 便于实现FPGA/CPLD 开发系统与 PC 机之间的串口数据交换。第 4 页 （共 40 页）选题背景1.3 国内外的发展现状、发展趋势及存在的主要问题通用异步收发器(Universal Asychronous Receiver Transmitter，UART)是雷达中常用的器件类型，多用于全机监测、指令发送接收、状态传递、键盘显示操

7、作以及控制等等。由于许多大的器件供应商不再生产此类军品级产品，因此，就必须另寻途径解决其在雷达中的应用问题。利用可编程器件实现 UART 功能模块，既可以满足产品类别的需求又可以在使用中根据实际情况增减配置，是我们在设计中值得考虑的一种方法。在嵌入式系统中，嵌入式 CPU 往往要通过各种串行数据总线与“外界”进行通信。在应用中，异步的串行数据通信用得较多，而通用异步收发器在其中扮演着重要角色：完成数据的串并转换，即把并行数据按照通信波特率转化为通信协议中规定的串行数据流，也可从串行数据流中取出有用数据转变为并行数据。对 FPGA 芯片来说，该芯片具有静态可重复编程和动态在系统重构的特性，使得硬件功能可以通过软件的编程修改参数来实现，这样不仅从实时性上得到了提高，而且极大提高了电子系统设计的通用性和灵活性，因此，UART 接口技术的 FPGA 实现逐渐运用于现代军事工业。FPGA 是英文 Field Programmable Gate Array 的缩写，即现场可编程门阵列， 它是在 PAL、GAL、EPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的

8、一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA 采用了逻辑单元阵列 LCA（Logi c Cell Array）这样一个新概念，内部包括可配置逻辑模块 CLB （Configurable Lo gic Block）、输出输入模块 IOB（Input Output Block）和内部连线（Interconnec t）三个部分。FPGA 的基本特点主要有：1） 采用 FPGA 设计 ASIC 电路，用户不需要投片生产，就能得到合用的芯片。2） FPGA 可做其它全定制或半定制ASIC 电路的中试样片。3） FPGA 内部有丰富的触发器和IO 引脚。4） FPGA 是 ASIC 电路中设计周期最短、开发费用最低、风险最小的器件之一。5） FPGA 采用高速 CHMOS 工艺，功耗低，可以与 CMOS、TTL 电平兼容。可以说，FPGA 芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。目前 FPGA 的品种很多，有 XILINX 的 XC 系列，TI 公司的 TPC 系列、ALTERA 公司的 FIEX第 5 页 （共 35 页）基于 FPGA 的串口设计系等。FPGA 是由存放在片内 RAM 中的程序来设置其工作状态的，因此，工作时需要对片内的 RAM 进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA 芯片将 EPROM 中数据读入片内编程 RAM 中，配置完成后，FPGA 进入工作状态。掉电后，FPGA 恢复成白片，内部逻辑关系消失，因此，FPGA 能够反复使用。FPGA 的编程无须专用的 FPGA 编程器，只须用通用的 EPROM、PROM 编程器即可。当需要修改 FPGA 功能时，只需换一片EPROM 即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA 的使用非常灵活。 FPGA 有多种配置模式：并行主模式为一片FPGA 加一片EPROM 的方式；主从模式可以支持一片PROM 编程多片FPGA； 串行模式可以采用串行 PROM 编程 FPGA；外设模式可以将 FPGA 作为微处理器的外设， 由微处理器对其编程。FPG

《基于FPGA的串口设计_毕业设计论文》由会员小鱼****猫分享，可在线阅读，更多相关《基于FPGA的串口设计_毕业设计论文》请在金锄头文库上搜索。