您所在位置：网站首页 > 大杂烩/其它数字电路与逻辑设计模拟试题

数字电路与逻辑设计模拟试题

5页

卖家[上传人]：xins****2008

文档编号：111151231

上传时间：2019-11-01

文档格式：DOC

文档大小：532.50KB

文档加载中……请稍候！
如果长时间未打开，您也可以点击刷新试试。

下载文档到电脑，查找使用更方便

18 金贝

/ 5 举报版权申诉马上下载

文本预览

下载提示

常见问题

1、一判断1 8421BCD码共有16种状态。 ( )2 集电极开路门和三态门的输出都能并接、都能实现线与逻辑。( )3 A/D转换的原理有逐次逼近型和倒T型等多种形式。 ( )4 用ROM存储器可实现组合逻辑函数。 ( )5 .“0”的补码只有一种形式。 ( ) 二选择题 1. F = A + B的反函数表达式是： ( )(a) A + B (b)AB (c) AB 2. 消除竞争冒险的方法有： ( )。 (a) 接入滤波电容 (b)引入选通脉冲 (c)修改逻辑设计共4页第1页3. 为避免一次性变化现象，应当采用( )的触发器。 (a) 主从触发 (b)边沿触发 (c)电平触发4. 按输出状态论，施密特触发器属于( )触发器。 (a) 双稳态 (b)单稳态 (c) 无稳态5. 石英晶体构成的多谐振荡器的振荡频率由( )决定。 (a) 石英晶体固有频率 (b)耦合电容 (c) 两者共同6. 衡量A/D、D/A转换器的重要指标是( )。 (a) 转换速度 (b)转换精度 (c) 转换速度和转换精度7. 表示任意两位十进制数，需要（）位二进制数。(a) 6 (b) 7 (c) 8 (d) 9

2、8. 为构成40968的RAM，需要几片10242的RAM，需要有几根译码地址线。（）(a) 4片，10根 (b) 16片，12根 (c) 16片，10根 (d) 4片，12根9. 如果要将一个最大幅值为5.1V的模拟信号转换为数字信号，要求分辨出5mV的输入信号的变化，应选（）位的A/D转换器。(a) 8 (b) 9 (c) 10 (d) 11三逻辑函数化简。1代数法化简 F=A2用卡诺图化简函数： F2（A，B，C，D）= m（0，2，3，4，5）+d（8，10，11，12，13，14，15）说明：d为无关项。四已知TTL逻辑门VOH=3.6V,VOL=0.3V,门限电压VT=1.4V,试求图示电路中各电压表的读数3.6V&0.30. V3.6V1&V4V13.6VV3V2&V1=V2=V3=V4=V5=3.6VV5共4页第2页五、设计一个图a所示多功能逻辑电路，实现功能如图b所示，其中C1、C2为控制端，A、B为数据输入端，F为输出端。要求用8选1数据选择器74LS151和少量与非门实现。74LS151的符号和功能表如图c、d所示。多功能逻辑电路ABC1C2FC1 C2F0

3、0A0 1A B1 0AB1 1A+B图d图b图aA2A1A0EN D0 D1 D2 D3 D4 D5 D6 D774LS151F图cEN A2 A1 A0F1 00 0 0 0D00 0 0 1D10 0 1 0D20 0 1 1D30 1 0 0D40 1 0 1D50 1 1 0D60 1 1 1D7七、由移位寄存器74194和4选1数据选择器构成的电路如图所示。试：1列出该电路的状态转换表。2写出Z的输出序列码。 S1S0D0 D1 D2 D3 A1 A0ZYMUXCrDSLCPCP10D0D1D2D301Q0 Q1 Q2 Q3 741941共4页第3页八试分析图六(a)、图六(b)所示由74161计数器构成的电路是几分频电路。并列出计数状态表。 74161功能表CPCrLDET EPQ01 010 置数111 1计数CO=ET Q3 Q2 Q1 Q0 图六(a) 图六(b)九、由边沿D触发器构成的时序电路和CP1、CP2的波形如图所示，设触发器的初态Q2=Q1=0，试对应画出Q2和Q1的波形图。 SDC11DRDQQ CP1CP21Q2 SDC11DRDQQ Q1Q2CP1CP2Q110、用555定时器设计可重复触发单稳态触发器并画出电路图 B 1 T1 5K C1 C2 5K 5KR VoVCCRD&+-+-&6273184518746235555

《数字电路与逻辑设计模拟试题》由会员xins****2008分享，可在线阅读，更多相关《数字电路与逻辑设计模拟试题》请在金锄头文库上搜索。

点击阅读更多内容

TA的资源