简易函数信号发生器设计论文

1、简易函数信号发生器设计摘要：信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。这次的设计分为五个模块：单片机控制及显示模块、数模转换模块、 波形产生模块、输出显示模块、电源模块。使用AT89C52作为主控台结合芯片DAC0832r生1HZ-300Hz频率可调的五种信号波（正弦波、三角波和方波）。这 几种波形有几个开关控制，可以随意进行切换，十分方便。另外，波形的频率和 振幅也可以通过开关进行更改。 可以说这次的设计操作简单，内容丰富，而且电 路快捷明了。在编程语言上，我们选择自身比较熟悉的C语言，这样在后期波形的调试及与硬件衔接方面更容易发挥出自身优势。经过设计及后期长时间的调试，设计的所有功能均已实现。关键字：信号发生器、频率、幅度、AT98C52、DAC08321、设计要求1）以单片机为核心，经过D/A转换和放大电路的处理，最后输出信号；2）要求能输出正弦波、三角波和方波四种信号；3）输出信号可以通过按键来改变；4）频率可变，范围在1-300hz ;5）幅度可调0-10V ;6）可实现四路A/D电压采样；2、总体设计2.1 系统组成及工作原理该函数信号发生器可以输

2、出四种波形，有正弦波、三角波和方波。在此基础上进一步实现对波形频率和占空比的调节， 并用液晶屏分两行显示波形名称和波 形频率。函数信号发生器的设计总体框图如图1所示，主要有单片机AT89C52,电源, 键盘模块，LCD1602a示模块构成。按案件模块：由5个复位开关与74LS21组成的系统通过对单片机传输中断 信号来实现波形切换及频率和占空比的调节。显示模块：用LCD1602分行显示波形类型和波形频率的显示。图1系统总体框图2.2 测量原理我们这个系统可实现四路 A/D电压采样，使用的算法是：V=5*N/256,取五个点电压进行测量，并将测量完的十进制数据转化为二进制数据o AD采样数据电压源输入0.100.200.300.400.45电压表测得 （放大后）1.012.003.024.014.51采集系统测得1.012.003.024.024.523、硬件设计3.1 硬件组成3.1.1 资源分配晶振采用12MHz P1 的P1.0-P1.4分别与四个按键连接，分别控制波形切 换、频率加、频率减，占空比加，占空比减。P2 口与DAC0832勺D0-D7数据输入端相连。P3 口用来控制DA

3、C0832勺输入寄存器选择信号CS3.1.2 D/A 转换模块部件DAC08325片原理管脚功能介绍（如图2所示）#765416151413lsbDI0DI1DI2DI3DI4DI5DI6 msbDI7Iout1Iout2RfbVref1112CS XferILEWR2WR119 g_1J O2DAC02 DAC0832管脚图U2DI7DI0: 8位的数据输入端，DI7为最高位。ILE:数据锁存允许控制信号输入线，高电平有效。CS选片信号输入线（选通数据锁存器），低电平有效。WR1数据锁存器写选选通输入线，负脉冲有效，由ILE、CS WR酌逻辑组 合产生LE1,当LE1为高电平时，数据锁存器状态随输入数据线变化， LE1的负 跳变时将输入数据锁存。XFER数据传输控制信号输入线，低电平有效，负脉冲有效。WR2 DAC寄存器选通输入线，负脉冲有效，由 WR2 XFER的逻辑组合产生 LE2,当LE2为高电平时，DACJ存器的输出随寄存器的输入而变化，LE2的负跳 变时将数据锁存器的内容打入DACJ存器并开始D/A转换。IOUT1:模拟电流输出端1,当DACJ存器中数据全为1时，输出电流最

4、大， 当DAC寄存器中数据全为0时，输出电流为0。IOUT2模拟电流输出端2, IOUT2与IOUT1的和为一个常数，即IOUT1+ IOUT2=常数。RFB反馈电阻引出端，DAC083次部已经有反馈电阻，所以 RFB端可以直 接接到外部运算放大器的输出端，这样相当于将一个反馈电阻接在运算放大器的 输出端和输入端之间。VREF参考电压输入端，此端可接一个正电压，也可接一个负电压，它决定 0至255的数字量转化出来的模拟量电压值的幅度，VRE就围为（+10-10）V VREF 端与D/A内部T形电阻网络相连。Vcc：芯片供电电压，范围为（+5+15）V。AGND模拟量地，即模拟电路接地端。DGND数字量地。3.1.3 放大部分放大部分采用双极运算放大电路，LM358内部包括有两个独立的、高增益、内部频率补偿的双运算放大器，适合于电源电压范围很宽的单电源使用， 也适用 于双电源工作模式，在推荐的工作条件下，电源电流与电源电压无关。它的使用范围包括传感放大器、直流增益模块和其他所有可用单电源供电的使用运算放大 器的场合。OUT1 1 iIN1 (-) 2I-IN1 (+) 3工GND 4 ；

5、(8 ；VCC7 OUT2Y/ I 6)IN2 (-):A+ M 5 IN2(+) Vcc PC. o /ADU FO.1/AD13 PO, 2/AD23 PO. 3/AD33 PO.4/AD4 PO. 5/AD5 PC.6/ABB PC.疝T EA/VPF_ ALEPED& FESHJ F2 77415 P2.6/A143 P2. 54丸 133 P5. 4/A123 P2. 3/1113 Fa 2/A10 P2. 1/A5 P2. 0/AS图 3 lm3583.2 单片机核心模块3.2.1 AT89C52单片机及其说明AT89C52为8位通用微处理器:T2/P1. 0 匚 T2EX/PI. 1 匚 F1. 2 E P1. 3 , FL 4, Fl. 5 C Pl. 6 E Pl. 7 C AST匚 RXD/P3. 0 C TXD/P3. 1 E fBT0/F3. 2 匚 fSTT，F3. 3 dT0/F3, 4 E T1/P3, 5 E WP3, 6 E MZP3. 7 C MTAL2 C XTAL1 C pjj j p&HD 匚图4 PDIP封装的AT89C52引脚图采用工业标准

6、的C51内核，在内部功能及管脚排布上与通用的 8xc52相同, 其主要用于会聚调整时的功能控制。功能包括对会聚主IC内部寄存器、数据RAM 及外部接口等功能部件的初始化， 会聚调整控制，会聚测试图控制，红外遥控信 号IR的接收解码及与主板 CPU信等。主要管脚有：XTAL1 （19脚）和XTAL2 （18脚）为振荡器输入输出端口，外接 12MHz晶振。RST/Vpd （9脚）为复位输入端口，外接电阻电容组成的复位电路。VCC（40脚）和VSS（20脚）为供电端口，分别接+5V电源的正负端。P0P3为可编程通用I/O脚，其功能用途由 软件定义，在本设计中，P0端口（3239脚）被定义为N1功能控制端口，分 别与N1的相应功能管脚相连接，13脚定义为IR输入端，10脚和11脚定义为 I2C总线控制端口，分别连接 N1的SDAS18脚）和SCLS（19脚）端口，12脚、 27脚及28脚定义为握手信号功能端口，连接主板 CPU的相应功能端，用于当 前制式的检测及会聚调整状态进入的控制功能。P0 口P0 口是一组8位漏极开路型双向I/O 口，也即地址/数据总线复用口。作 为输出口用时，每位能吸收

7、电流的方式驱动8个TTL逻辑门电路，对端口 P0写“1”时，可作为高阻抗输入 端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低 8位） 和数据总线复用，在访问期间激活内部上拉电阻。在Flash编程时，P0 口接收指令字节，而在程序校验时，输出指令字节， 校验时，要求外接上拉电阻。P1 口P1是一个带内部上拉电阻的 8位双向I/O 口，P1的输出缓冲级可驱动 （吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作 输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时 会输出一个电流（IIL）。P2 口P2是一个带有内部上拉电阻的8位双向I/O 口，P2的输出缓冲级可驱动 （吸收或输出电流）4个TTL逻辑门电路。对端口 P2写“1”，通过内部的上拉电阻把端口拉到高电平，止匕时 可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉 低时会输出一个电流（IIL）。在访问外部程序存储器或 16位地址的外部数据存储器（例如执行MOVXDPTR|令）时，P2 口送出高8位地址数据。在访问8位地址的外部

8、数据存储 器（如执行MOVX R旨令）时，P2 口输出P2锁存器的内容。Flash编程或校验时，P2亦接收高位地址和一些控制信号。P3 口P3 是一组带有内部上拉电阻的 8位双向I/O 口。P3 口输出缓冲级可驱 动（吸收或输出电流）4个TTL逻辑门电路。对P3 口写入“1”时，它们被内部上拉电阻拉高并可作为输入 端口。此时，被外部拉低的P3 口将用上拉电阻输出电流（IIL ）。P3 口除了作为一般的I/O 线外，更重要的用途是它的第二功能P3 口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。RST复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单 片机复位。ALE/PROG当访问外部程序存储器或数据存储器时，ALE （地址锁存允许）输出脉冲用于锁存地址的低8位字节。一般情况下，ALE仍以时钟振荡频率的1/6输出固 定的脉冲信号，因此它可对外输出时钟或用于定时目的。 要注意的是：每当访问 外部数据存储器时将跳过一个ALE脉冲。对Flash存储器编程期间，该引脚还用于输入编程脉冲（PROG如有必要，可通过对特殊功能寄存器（SFR区中的8EH单元的D0位置位

9、, 可禁止ALE操作。该位置位后，只有一条 MOVX和MOV筠令才能将ALE激活。 此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置 ALE禁止位无效。PSEN程序储存允许（PSEN输出是外部程序存储器的读选通信号， 当AT89C52由 外部程序存储器取指令（或数 据）时，每个机器周期两次 PSEN有效，即输出 两个脉冲。在此期间，当访问外部数据存储器，将跳过两次 PSENB号。EA/VPP外部访问允许。欲使CPU仅访问外部程序存储器（地址为 0000H-FFFFH, EA端必须保持低电平（接 地）。需注意的是：如果加密位LB1被编程，复位时 内部会锁存EA端状态。如EA端为高电平（接Vcc端），CPU则执行内部程序存 储器中的指令。Flash存储器编程时，该引脚加上+12V的编程允许电源Vpp, 当然这必须是该器件是使用12V编程电压VppoXTAL1振荡器反相放大器的及内部时钟发生器的输入端。XTAL2振荡器反相放大器的输出端。特殊功能寄存器在AT89C52片内存储器中，80H-FFH共128个单元为特殊功能寄存器 （SFB, SFR的地址空间映象如表2所示。并非所有的地址都被定义，从80H- FFH共128个字节只有一部分被定义， 还有相当一部分没有定义。对没有定义的单元读写将是无效

《简易函数信号发生器设计论文》由会员桔****分享，可在线阅读，更多相关《简易函数信号发生器设计论文》请在金锄头文库上搜索。