二章节QuartusII软件应用ppt课件.ppt

第二讲 QuartusII软件运用教学课时：教学课时：3学时学时教学内容：教学内容：1、、Quartus软件的原理图和文本输入演示软件的原理图和文本输入演示〔〔1学时〕学时〕2、、 Quartus软件的文本输入演示〔软件的文本输入演示〔1学时学时〕〕3、实例演示〔、实例演示〔1学时〕学时〕 一、概述QuartusⅡ软件是美国Altera公司的第四代EDA开发软件它提供了一个一种与构造无关的设计环境，非常顺应详细的设计需求QuartusⅡ软件提供了方便的设计输入方式、快速的编译和直接易懂的器件编程可以支持逻辑门数在百万门以上的逻辑器件的开发QuartusⅡ软件支持的器件有：StratixⅡ、StratixGX、Stratix、Mercury、MAX3000A、MAX7000B、MAX7000S、MAX7000AE、MAXⅡ、FLEX6000、FLEX10K、LEX10KA、FLEX10KE、Cyclone、CycloneⅡ、PEXⅡ、APEX20KC、APEX20KE和ACEX1K系列启动QuartusⅡ软件时出现的图形用户界面如图2-1所示QuartusⅡ软件的图形用户界面分为几个大的区域，即：工程导航区、信息区、任务区、快捷工具条和菜单命令区。

工程导航区工程导航区显示了当前工程的绝大部分重要信息，运用户对当前工程的文件层次构造、一切相关文档以及设计单元有一个很明晰的认识工程导航区由三个部分构成1、Hierarchy设计实体的层次构造，它清楚地显示了顶层实体和各调用实体的层次关系2、Files显示一切与当前工程相关联的文件，这些文件被归类在两个文件夹中：Device Design Files和OtherFiles其中，Device DesignFiles中的文件是可以使工程胜利编译或仿真所需求的最根本的文件OtherFiles中放的是辅助文件3、DesignUnits当前工程中的运用的一切设计单元这些单元既包含QuartusⅡ软件中自带的设计模块〔如乘法器、移位存放器等〕，也包含用户本人设计的单元模块信息区信息区用于显示系统在编译和仿真过程中所产生的指示信息例如，语法信息、胜利信息等信息区提供七大类操作标志信息：ExtraInfo、Info、Warning、CriticalWarning以及Error等任务区任务区是用户对输入文件进展设计的空间区域在任务区中，QuartusⅡ软件将显示设计文件和工具条以方便用户操作。

快捷命令工具条快捷命令工具条是由假设干个按钮组成的，单击按钮，可快速执行相应的操作第三步：编译 对设计文件进展分析检错、综合、适配等，并产生多种输出文件，如定时分析文件、器件编程文件〔*.sof,*.pof〕、各种报告文件等第四步：仿真〔功能与时序仿真〕第五步：引脚分配〔指定详细的引脚号码〕第六步：器件编程〔用*.sof或*.pof文件对器件进展编程配置〕二、QuartusⅡ原理图输入设计利用原理图输入设计的优点是设计者不器具备许多诸如编程技术、硬件言语等较高级的知识就能快速入门，完成超大规模的电路系统设计在QuartusⅡ软件平台上，运用图形编辑输入法设计电路的操作流程，包括：原理图编辑设计、编译、仿真和编程下载等根本过程用QuartusⅡ图形编辑方式生成的图形文件的扩展名为.gdf或.bdf利用QuartusⅡ软件设计数字系统之前，应该先建立一个文件夹，QuartusⅡ软件中任何一项设计都是一项工程，在工程设计过程中，会产生许多仅扩展名不同的同名文件，放在同一个文件夹下，便于一致管理出于同样的缘由，不同的设计工程最好放在不同的文件夹中创建一个工程例1：用QuartusII 原理图输入设计方式设计半加器第一步：创建一个工程(1)启动QuartusII开发软件(2)选择File/New Project Wizard,建立一个文件夹halfadder1，工程名为halfadder1,顶层文件为halfadder1,之后照提示进展操作，直至工程创建完成。

工程文件的后缀名是：工程文件的后缀名是：*.qpf第二步：编辑设计文件〔1〕翻开图形编辑器对话框〔2〕单元符号输入〔3〕建立完好的原理图设计文件〔4〕保管设计文件原理图文件的后缀名是：原理图文件的后缀名是：*.bdf第三步：编译第四步：仿真第五步：引脚分配第六步：器件编程详细见操作过程文本输入设计例2：用QuartusII 文本输入设计方式设计半加器.第一步：创建一个工程(1)启动QuartusII开发软件(2)选择File/New Project Wizard,建立一个文件夹hadder2，工程名为hadder2,顶层设计实体名为hadder2,之后照提示进展操作，直至工程创建完成文本输入法第2步第二步：编辑设计文件〔1〕点击File->New，在弹出的对话框里选VHDL File，生成一个新的VHDL文件〔2〕程序输入〔3〕保管设计文件VHDL文件的后缀名是：文件的后缀名是：*.vhdlibrary ieee;use ieee.std_logic_1164.all;entity hadder2 isport(A,B:in std_logic; S,Co:out std_logic);end adder2;architecture a1 of hadder2 isbeginS<=A xor B;Co<=A and B;end a1;文本输入法第3步第三步：编译设计文件〔1〕假设编译中出现错误，修正错误后重新编译，直到胜利。

〔2〕编译胜利后，可查看与该VHDL相对应的原理图文件方法是：点击Tools->Netlist Viewers->RTL Viewer，就可查看RTL图形文件文本输入法第4步第四步：仿真〔1〕建立波形文件，方法是：点击File->New->Other Files->Vector Waveform File〔2〕参与节点，方法是：点击Edit->Insert Node or Bus->Node Finder,在弹出的对话框里的Filter下拉选择Pins:all，点按钮List，再选择他想操作的节点参与右边的框内，之后点击OK〔3〕编辑输入波形编辑输入波形〔1〕设置波形的时间区域，点击Edit->End time〔2〕设置时间间隔，点击Edit->Grid Size〔3〕利用波形输入工具，编辑鼓励波形〔4〕保管波形文件，波形文件的后缀名是：*.vmf功能仿真〔1〕设置仿真为功能仿真，点击Assignments->Settings->Simulator Settings,在Simulation mode中选Functional,在Simulation input中选上一步中建好的波形文件后，点击OK。

〔2〕产生功能仿真网表文件，点击Processing->Generate Functional Simulation Netlist，生成网表文件〔3〕仿真，点击Processing->Start Simulation，进展仿真察看仿真后生成的仿真报告，假设有错误，修正VHDL程序，照上述操作继续直到胜利练习题1试用原理图设计方法，用2片74译码器构成4线-16线译码器电路，并仿真验证设计结果练习题2用原理图方法设计一个2线-4线译码器，并仿真验证设计结果。