微电子工艺原理与技术第16章CMOS工艺集成.ppt
38页
微电子工艺原理与技术 ( 09研究生 ）,李 金 华,第十六章 CMOS技术,北极,主要内容,1.基本长沟道器件特性； 2.基本6微米Al栅工艺； 3.基本3微米Si栅工艺； 4.器件等比例缩小原则； 5.闩锁效应； 6.典型CMOS工艺课件演示一.基本长沟道器件特性,MOS管的结构MOS管有源、漏、栅和衬底四个端子通常把源和衬底连 接，并接地PMOS管的衬底为轻掺杂N 型Si，源、漏为重掺杂P型 型硅NMOS管衬底为轻掺 杂P型Si，源、漏为重掺杂 N型型硅 MOS管的开启电压 定义：MOS管栅下半导体表 面开始强反型时的栅极电压 此时，表面处反型层的载流 子浓度与体内的载流子浓度相等但型号相反开启电压（阈值电压）的高低与栅下半导体中的载流子浓度、栅氧化层的厚度、栅氧化层的固定电荷密度、可动电荷密度、界面态密度等有关对P型半导体的栅电压可表示为：,开启电压,式中，ks 和kox 分别为硅和SiO2的相对介电常数，tox为栅氧化层厚度；s 为半导体的表面电势，通常为2倍费米势f 对P型和N型半导体，费米势为：,P型,N型,式中，Na 和Nd 分别为衬底半导体的受主浓度和施主浓度，ni 为本征载流子浓度。
从而PMOS和NMOS 管的开启电压分别为：,P管栅下为N型硅通常Vtp<0,N管栅下为P型硅通常Vtn>0,考虑栅氧化层中固定电荷密度Qf，可动电荷密度QMI，界面态密度Qit和单位面积氧化物电容对开启电压的影响，上述开启后应加上附加项：,开启电压,MI为与可动氧化物电荷分布有关的常数，其值在0~1间可见，为了得到稳定的开启电压，必须降低界面态密度、可动电荷密度；栅氧化层的厚度和衬底掺杂浓度直接影响着开启电压栅氧化层越厚，开启电压越高；衬底浓度越高，开启电压越高通常，用调节栅下衬底的浓度来方便地调节开启电压，称为阈值调整注入栅氧化层的改变会明显影响击穿电压、器件速度等性能，在器件工艺确定后，一般不做调整在MOS管施加偏压时,对不同的偏压高低,MOS管可工作在截止区(亚阈值区)、线性区和饱和区NMOS管的工作区,截止区 Vgs < Vt,线性区 Vgs >Vt 0 硅化物Silicide自对准,6 µm Al栅P阱CMOS 工艺,清洗； (100) N-Si 2-4欧姆厘米 2. 预氧化；500nm 3. P 阱光刻； （1） 4. P 阱注入；2E13/cm2 5. P 阱推进；结深7-8µm 6. P+ 区光刻；（2） P+注入； B+ 2E15/cm2 8. N+区光刻；（3）,9. N+区注入； P+ 或As+ 5E15/cm2 10. P+、N+退火和再分布；APCVD 沉积SiO2；500nm 12. 致密； 900°C， O2，30min 13. 栅区光刻（预孔）； （4） 14. 栅氧化；80nm 15. P沟道光刻；（5） 用P阱反版 16. P沟道开启调整注入；2E11/cm2，注B+ Vt降低，P+升高 17. 刻孔； （6） 18. Al-Si溅射沉积；厚1.1 µm,6 µm Al栅P阱CMOS 工艺,19. 刻Al； （7） 合金； N2/H2（4：1），450 °C， 30min 21. Vt 、Vb初测；Vt~1.0V 22. 沉积钝化层；PECVD SiOxNy，800nm，或PI 23. 压点光刻 （8） 24. 钝化层刻蚀。 6 µm Al栅P阱CMOS 工艺,简单CMOS反相器工艺（P阱）,cut line,p well,P-Well Mask,场区Mask,多晶硅（栅区） Mask,P+ Select Mask,N+ Select Mask,接触孔（Contact） Mask,金属1（Metal） Mask,1.清洗； (100) N-Si 0.5-1 欧姆厘米（P阱工艺） 2. 预氧化；200nm 3. P 阱光刻； （1） 4. P 阱注入；2E13/cm2 ，不去胶，用胶屏蔽 5. P 阱推进；4-6 µm 6. 去预氧化层并生长60nm氧化层； 7. 沉积Si3N4，150nm LPCVD 8. 场区光刻，（2） 9. 刻蚀Si3N4; RIE,三、基本的3 µm 硅栅CMOS 工艺,10.场注入， P+ 3-4E13/cm2 11.场区氧化，1.2 µm 12.去除Si3N4; RIE 或热磷酸腐蚀 13. 光刻栅区； （3） 14. 掩蔽氧化；100nm 15. P沟道区光刻；（4） 15. Vtp 调整注入；2E11/cm2，带胶 16. 去除掩蔽氧化层； 17. 生长栅氧化层；60nm 18. 沉积多晶硅；500nm， LPCVD 19. 正面图胶,去除背面多晶硅;,3 µm 硅栅CMOS 工艺,20. 多晶硅扩磷；>1020/cm3 21. P+区光刻； （5） 22. 紫外固胶； 23. P+注入；带胶注入 B+ 40kev 2E15/cm2 24. 氧等离子去胶 25. N+区光刻； （6） 26.紫外固胶； 27. N+ 注入；带胶注入，P+或As+ 80kev，5E15/cm2 28. 激活退火；RTA 1100 °C，2min，N2 29. 沉积PSG；450 °C，SiH4+PH3+O2 ；500nm 30. 回流、平坦化；1000 °C ，N2，20min,3 µm 硅栅CMOS 工艺,31. 预孔光刻； （7） 32. 套刻孔； （8） 33. Al-Si溅射沉积；厚1.1 µm 34. 刻 Al-Si 连线；（9） 35. 合金； N2/H2（4：1），450 °C， 30min 36. 检测单管特性； Vt~1.0V 37. 沉积钝化层；SiOxNy 或PI 38. 光刻压点； （10） 39. 去胶或亚胺化。 3 µm 硅栅CMOS 工艺,说明：未做衔接注入，沟槽隔离,四、器件等比例缩小原则,为了提高器件的工作速度、提高集成度、降低功耗，在器件设计时可以采用等比例缩小原则，对器件的特征尺寸、氧化物厚度（特别是栅氧化层厚度）、结深、电源电压等做等比例缩小在特征尺寸缩小因子为、电压缩小因子为k表中显示了等比例缩小的理论规律实际上，在等比例缩小到1µm时，经常采用恒定电压，等比例缩小特征尺寸的方法这样，可以在提高速度的同时，提高驱动电流而且因为不要进一步降低MOSFET的阈值电压，避免了在器件截止时漏电流的增大商业上一直使用恒电压等比例缩小，直到器件不能在高电场下维持可靠工作为止目前的CMOS工作电压已从5V，降低到3.3V 和2.0V，今后甚至可以降到1.5V或更低特征尺寸的降低主要应解决短沟道效应和小尺寸工艺技术短沟道与长沟道MOS器件的比较见后图长短沟道MOSFET对比,特性曲线,Vds对 Ids的影响,五、闩锁效应,闩锁效应（Luchup）也称可控硅效应，是CMOS电路遇到的破坏性问题在CMOS电路正常工作时，由于寄生晶体管突然被激发，器件电流突然大幅上升，甚至很快因Al连线熔断，使电路失效。 下图显示了典型CMOS倒相器的寄生元件：一个由NMOS 晶体管的漏区（N）-P型衬底（P）-N阱（N）组成了横向寄生NPN晶体管；一个由PMOS晶体管的源（P+）-N阱（N）-P型衬底（P）组成的纵向PNP晶体管它的等效电路也已画出NPN管的增盈通常小于1,而纵向PNP管的增益远大于1，当某一时刻，通过电压的尖峰信号，电离或其它瞬变引发，有足够大的电流流过PNP管的集电极流过P阱电阻的电流给PNP管基极加了偏压，当偏压足够大时，经PNP管的放大作用，流过衬底电阻又给NPN管的基极加了偏置，迫使更大的电流流进阱电阻，这种正反馈的效果直到烧断电源为止理论上，发生闩锁效应必须满足纵向和横向寄生晶体管的增益的乘积大于1即：,而晶体管的增益由下式给出：,所以避免闩锁效应的有效方法是：1. 增加基区宽度（即P-N MOS 管的间距和阱深）；2. 增加基区掺杂，使两个晶体管的增益都小于1；3. 使用可以吸收注入电荷的保护环；4. 采用深槽隔离；5. 最可靠的是采用SOI材料作衬底，可以消除所有寄生元件的产生避免闩锁效应的方法,六、典型CMOS工艺演示,简化N阱CMOS工艺演示2. 先进双阱CMOS 工艺演示,现代CMOS工艺简介,现代CMOS工艺简介,,现代CMOS工艺简介,现代CMOS工艺简介,现代CMOS工艺(双阱、STI),作业：,MOS管的开启电压有那些因素决定？ 2. 间述闩锁效应的产生原因和防止方法 3. 按先后逐条写出6微米Al栅CMOS 的简要工艺； 4. 按先后逐条写出写出P阱 3微米Si栅CMOS简要工艺，它与N阱工艺的差别何在？ 5. 根据演示PPT,写出COMS双阱工艺的基本工艺流程,。
