DRCLVS后仿真ppt课件.ppt

设计规那么检查设计规那么检查DRC及一致性检查及一致性检查LVS工具工具2021年年03月月26日日1;.主要内容主要内容l设计规那么检查设计规那么检查DRC (Design Rule Check)l一致性检查一致性检查LVS (Layout Versus schematic)l后仿真〔后仿真〔Post-Simulation〕〕l演示演示;.2;.3l幅员绘制要根据一定的设计规那么来进展，也就是说一定要经过幅员绘制要根据一定的设计规那么来进展，也就是说一定要经过DRC〔〔Design Rule Check〕检查l编辑好的幅员经过了设计规那么的检查后，有可以还有错误，这些错误不是由于编辑好的幅员经过了设计规那么的检查后，有可以还有错误，这些错误不是由于违反了设计规那么，而是可以与实践线路图不一致呵斥幅员中少连了一根连线违反了设计规那么，而是可以与实践线路图不一致呵斥幅员中少连了一根连线这样的小缺陷对整个芯片来说都是致命的，所以编辑好的幅员还要经过这样的小缺陷对整个芯片来说都是致命的，所以编辑好的幅员还要经过LVS〔〔Layout Versus Schematic〕验证l编辑好的幅员经过寄生参数提取程序来提取出电路的寄生参数，电路仿真程序可编辑好的幅员经过寄生参数提取程序来提取出电路的寄生参数，电路仿真程序可以调用这个数据来进展后仿真。

以调用这个数据来进展后仿真 ;.4schematicPre-simDRCLVSPost-simlayout;.5DRC — Design Rule Check;.6DRC根本概念根本概念DRC 是为了保证幅员满足流片厂的设计规那么是为了保证幅员满足流片厂的设计规那么模拟幅员和自动规划布线工具产生幅员都需求进展模拟幅员和自动规划布线工具产生幅员都需求进展DRCDRC流程流程;.7Design Rule的简介的简介l检查幅员设计与工艺规那么的一致性l根本设计规那么包括各层的宽度、间距及不同层次之间的间距、包含关系等lDesign Rule的规定是基于工艺的变化而变化的l在特殊的设计需求下，Design rule允许部分的弹性但是设计人员需掌握违背了rule对电路的影响;.8DRC中常见术语中常见术语;.9;.10;.11DRC工具简介工具简介lMentor CalibrelCadence DraculalSynopsys Hercules;.12Calibre DRC流程流程l1.DRC文件预备文件预备l2.启动软件启动软件l3.翻开幅员翻开幅员l4.Calibre 设置设置l5.Checkl6.查看结果查看结果l7.修正保管再进展第修正保管再进展第5步，直到没有错误〔密度错误除外〕步，直到没有错误〔密度错误除外〕;.13DRC文件预备文件预备l去流片厂网站下载最新版本去流片厂网站下载最新版本DRC文件文件lSmicDR2R_cal40_log_ll_sali_p1mx_1tm_121825.drcl途径途径/home/smic/SMIC40nmPDK/SPDK40LL_1125_CDS_Prev1.3.3/SPDK40LL_1125_1TM_CDS_Prev1.3.3/smic40ll_1125_1tm_cds_1P7M_2021_10_25_Prev1.3.3/Calibre/DRC;.14软件启动软件启动与启动与启动Cadence软件一样软件一样进入要启动软件的目录进入要启动软件的目录 cd fsk (本人起的名字本人起的名字)source /opt/demo/cdsmmsim7_cal11.envicfb&;.15翻开幅员翻开幅员;.16留意：留意：ppt中部分操作步中部分操作步骤是是经过动画画展展现的，的，请用放映方式用放映方式观看。

看启动启动Calibre并设置并设置1/2 ;.17启动启动Calibre并设置并设置1/2 /home/smic/SMIC40nmPDK/SPDK40LL_1125_CDS_Prev1.3.3/SPDK40LL_1125_1TM_CDS_Prev1.3.3/smic40ll_1125_1tm_cds_1P7M_2021_10_25_Prev1.3.3/Calibre/DRC;.18启动启动Calibre并设置并设置1/2 ;.19启动启动Calibre并设置并设置1/2 ;.20启动启动Calibre并设置并设置1/2 ;.21RUNDRC启动启动Calibre并设置并设置2/2 ;.22结果查看结果查看l绿色对号绿色对号l表示此项表示此项l检查经过检查经过l红色叉号红色叉号l表示此项表示此项l检查有误检查有误错误情况阐明错误情况阐明双击上图数字，可以进展错误定位双击上图数字，可以进展错误定位;.23只显示出错工程只显示出错工程去掉次复选框去掉次复选框;.24演示演示;.25LVS — Layout Versus schematic;.26l经过DRC的幅员还需求进展LVS也就是幅员和线路图比较。

l实践上就是从幅员中提取出电路的网表来，再与线路图的网表比较27;.28幅员电路图一致性检查幅员电路图一致性检查LVS lLVS 目的就是为了检查幅员与电路图或者数字网表一致目的就是为了检查幅员与电路图或者数字网表一致l有三种有三种LVS方式：方式：l 幅员对模拟电路图幅员对模拟电路图l 幅员对数字网表幅员对数字网表l 幅员对混合网表〔既有数字网表，又有模拟电路图〕幅员对混合网表〔既有数字网表，又有模拟电路图〕;.29幅员对模拟电路图幅员对模拟电路图LVSl1.预备预备LVS文件文件l2.翻开电路图及幅员翻开电路图及幅员l3.启动启动Calibrel4.设置设置l5.核对核对l6.查看结果查看结果l7.假设有错，修正幅员并保管，前往第假设有错，修正幅员并保管，前往第5步，直到出现笑脸步，直到出现笑脸30LVS文件预备文件预备l去流片厂网站下载最新版本去流片厂网站下载最新版本LVS文件文件lSmicSP1R_cal40_LL_sali_p1mtx_11182533.lvsl途径途径/home/smic/SMIC40nmPDK/Calibre/LVS/;.31翻开电路图及幅员翻开电路图及幅员l启动启动Cadence软件软件l翻开要做翻开要做LVS的电路图和幅员的电路图和幅员;.32翻开幅员翻开幅员;.33启动启动Calibre并设置并设置1/2 ;.34/home/smic/SMIC40nmPDK/SPDK40LL_1125_CDS_Prev1.3.3/SPDK40LL_1125_1TM_CDS_Prev1.3.3/smic40ll_1125_1tm_cds_1P7M_2021_10_25_Prev1.3.3/Calibre/LVS;.35;.36第一次做第一次做选择从从schematic导出模出模拟网网表，下次再做不需求表，下次再做不需求选中次中次选项，只用，只用在上面在上面Files中中输出第一次出第一次导出的模出的模拟网网标，，;.37;.38RUNLVS;.39结果查看结果查看;.40结果查看结果查看;.41演示演示;.42后仿真后仿真— Post Simulation;.43提取幅员中的寄生参数并将其代入电路中进展仿真。

这就是我们所说的后仿真44翻开幅员翻开幅员;.45启动启动Calibre并设置并设置1/2 ;.46/home/pdk/smic40llrf_1125_2tm_cds_1P8M_2021_10_30_v1.4/Calibre/LVS/SmicSP1RR1R_cal40_LLRF_sali_plmtx_11182533_V1.4_1R_XRC.lvs;.47;.48lnetlist选择生成格式为选择生成格式为spectre，，name从从layout来来;.49RUNPEX;.50l生成三个文件，其中***.netlist是主文件，包含幅员本身的元件，在主文件中有两个include语句，将两个寄生参数文件包含进来l假设采用spectre仿真器，需将三个文件都加上.scs的后缀〔在主文件的include中也要做相应的修正〕;.51*.netlist文件的修正Include前添加： library *** section ttEnd后添加： endsection tt endlibrary ******可以是恣意字符，留意前后一致即可;.52l翻开symbol视图，Design->Save as…lView Name修正为spectrelpost simulation时调用这个symbol，在model库中添加提取出来的.netlist.scs file;.53修正修正symbol的的CDF参数参数 ;.54在在Component Parameters中选择中选择Add，在弹出的对话框中，，在弹出的对话框中，name项填写项填写Model，，prompt项填写项填写Model Name，点击，点击OK保管。

保管55;.56建立后仿环境建立后仿环境后仿设置后仿设置;.57;.58;.59演示演示;.60END;.61。