具有大电源抑制比的用于生成可调带隙参考电压的设备的制作方法.docx

具有大电源抑制比的用于生成可调带隙参考电压的设备的制作方法专利名称：具有大电源抑制比的用于生成可调带隙参考电压的设备的制作方法技术领域：本发明涉及生成所谓的带隙参考电压背景技术：带隙参考电压是基本上独立于温度的电压，并且生成这样的参考电压的设备广泛使用于集成电路中一般而言，生成带隙电压的电路在0度开氏 温度等于I. 22eV的硅带隙值附近递送约I. 25伏的输出电压在某些电路中，电阻器或者电阻比的值可以调节递送的参考电压的值然后讨论可调带隙参考电压在一般方式中，在表现不同电流密度的两个PN结(例如二极管或者以二极管方式装配的双极晶体管)之间的电压差使得有可能生成与绝对温度成正比的电流(本领域技术人员一般称之为“PTAT电流”)，其中缩写词PTAT代表“与绝对温度成正比”另外，在电流(比如PTAT电流)穿越的二极管或者以二极管方式装配的晶体管的端子两端的电压是如下电压，该电压包括与绝对温度成反比的项和二阶项(也就是说，随着绝对温度非线性变化)然而这样的电压被本领域技术人员用与绝对温度成反比的电压项表示并且被本领域技术人员称为“CTAT电压”，其中缩写词CTAT代表“与绝对温度互补”然后有可能基于这一 CTAT电压获得CTAT电流。

然后可以通过适当选择这两个电流流动于其中的电阻器，基于这两个电流之和获得所谓的带隙参考电压，从而使得有可能针对给定温度取消温度因子的贡献以便使这一所谓的带隙电压在给定温度附近独立于温度例如在HironoriBanba等人的标题为“A CMOS Bandgap Reference Circuit withSub-I-V Operation”(IEEE Journal of Solid-State Circuits,第 34 卷第 5 期，1999 年5月)中描述了生成带隙参考电压的示例电路这样的电路包括用于均衡在芯的端子两端的电压的装置，该芯包括电阻器，并且在芯的两个支路中包括两个不同数目的二极管，与绝对温度成正比的内部电流(PTAT电流)然后穿越该芯横向电阻器另外连接于芯的端子与接地之间，然后由与绝对温度成反比的电流(Ictat电流)穿越输出模块然后被设计成生成带隙输出参考电压具有很低电流消耗的电路的操作需要将大电阻值用于生成电流的横向电阻器(通常为若干兆欧姆)另外，必须在芯的每个端子重复这一电阻器以便平衡电流这因而造成大量占用娃面积在P. R. Gray、P. H. Hurst>S. H. Lewis 和 R. G. Meyer 的标题为 “Analysis andDesign of Analog Integrated Circuits，，的著作(第 4 版，New York :Wiley,第 4 章第326-327页)中描述了递送带隙电压参考的另一类电路。

这一电路具体使用设置于电源电压与芯的支路之间的共源共栅电流镜以便提高电源抑制比芯递送的PTAT电流然后流动于附加横向支路中，该支路包括与作为附加二极管而装配的附加双极晶体管串联连接的电阻器这因而在这一附加电阻器的端子两端造成与绝对温度成正比的电势差另外，在附加电阻器-附加二极管组件的端子两端的所得电压是与绝对温度成正比的这一电压与附加双极晶体管的本身与绝对温度成反比的发射极低电压之和输出模块使得有可能递送带隙参考电压作为输出然而这样的电路表现由于存在堆叠于电源端子与芯之间的共源共栅电流镜而需要相对高电源电压这样的缺点发明内容根据一个实施例，提出一种能够在低电源电压之下操作、具有减少的硅面积并且·表现大PSRR参数(“电源抑制比”)的带隙型参考电压生成器回顾PSRR参数是电源电压的变化与递送的带隙电压的对应变化之比根据一个方面，提出一种用于生成带隙参考电压的设备，该设备包括用于生成与绝对温度成正比的电流的第一装置，这些第一生成装置包括第一处理装置，第一处理装置连接到芯的端子并且设计成均衡在芯的端子两端的电压该设备也包括第二装置，用于生成与绝对温度成反比的电流，连接到芯；以及输出模块，设计成生成参考电压。

本领域技术人员当然了解，流动于芯中的内部电流与绝对温度成正比的特性具体依赖于在芯的端子两端的电压的恰当均衡，这一均衡可能具体根据与部件的制造方法有关的技术异常而更好或者更差，技术异常可能造成例如晶体管的失配或者另外为电压的内部偏移的失配与绝对温度成正比的电流因此这里理解为与绝对温度成正比或者基本上成正比的电流(尤其考虑例如技术不准确和/或可能电压偏移)类似地，CTAT电流是与绝对温度成反比或者与绝对温度基本上成反比的电流(尤其类似考虑技术不准确)根据这一方面的一般特征，第一处理装置包括第一放大器，第一放大器拥有至少一个第一级，第一级基于与绝对温度成反比的电流来偏置、根据折叠设置来布置并且包括根据共同栅极设置而布置的第一 PMOS晶体管；第一处理装置也包括反馈级，反馈级的输入连接到放大器的输出而反馈级的输出连接到第一级的输入以及芯的至少一个端子；第二生成装置针对它们的部分包括连接到芯的端子并且与第一放大器分离的跟随放大器设置，并且输出模块连接到所述反馈级因此，根据这一方面，通过跟随放大器设置恢复在芯的端子处可用的与绝对温度成反比的电压，并且基于与绝对温度成反比的对应电流偏置在折叠模式中布置的第一放大器的第一级，由此允许如下电流流动于第一放大器的反馈级中，该电流等于与绝对温度成正比的电流和与绝对温度成反比的电流之和。

因此，通过这一结构避免使用重复的大量横向电阻器，由此允许节省空间而又赋予很低电流消耗，因为除了节约电阻之外，第一级的使电流Ictat分流的支路也适于作为放大器与共同源极设置(其中输入信号驱动MOS晶体管的栅极)有区别的共同栅极设置(其中输入信号驱动MOS晶体管的源极)使得有可能减少输入阻抗，因为驱动源极而不是栅极，由此使得具体有可能提高PSRR参数另外，放大器的第一级的折叠设置(其中包含PMOS晶体管的支路连接于芯的端子与参考电压(例如接地)之间)区别于堆叠设置(其中第一级的晶体管与反馈级的晶体管和芯的晶体管堆叠)，因此使得有可能在与MOS晶体管的漏极-源极电压与二极管电压之和相等的最小电源电压(即约0. 9伏)下操作使用PMOS晶体管也允许“经过底部”偏置第一级(也就是说，偏置电流流向接地)另外，使用以共同栅极方式装配的PMOS晶体管(这些晶体管需要负栅极-源极电压Vgs用于它们的操作)有助于能够在上文提到的电源的最小电压下操作设备虽然各种类型的架构是可能的，但是具体为与芯的单个端子连接的反馈，优选的是第一放大器为差动输入单输出放大器并且反馈级为单输入差动输出反馈级比如这样的差动-差动全局架构使得有可能具有在流动于芯的两个晶体管(二极管)中的电流之间的·良好相等并且因此具有与绝对温度成正比的电流相对于温度的更好线度。

根据一个实施例，偏置回路连接于用于生成与绝对温度成反比的电流的第二生成装置与第一放大器的第一级之间，这一偏置回路被设计成基于与绝对温度成反比的电流偏置第一级根据一个实施例，第一级包括连接于芯的两个端子与参考电压(例如接地)之间的至少一个差动成对支路，并且偏置回路被设计成使从与绝对温度成反比的电流汲取的偏置电流流动于每个差动成对支路中，流动于反馈级中的中间电流为与绝对温度成正比的电流与流动于每个差动成对支路中的每个偏置电流之和根据一个实施例，跟随放大器设置包括第二放大器和连接于第二放大器的输出与第二放大器的输入之间的反馈晶体管；用于生成与绝对温度成反比的电流的第二装置还包括与反馈电阻器串联连接的第一电阻电路；第一级在差动成对支路内包括与成对第一PMOS晶体管串联连接的成对NMOS偏置晶体管，并且所述偏置回路包括所述反馈晶体管、与反馈晶体管一起形成第一电流复制装置的第一附加晶体管以及所述成对偏置晶体管；偏置回路还被设计成使与所述与绝对温度成反比的电流或者与这一与绝对温度成反比的电流的一部分相等的偏置电流流动于每个差动成对支路中根据一个实施例，反馈级包括由其栅极相互连接的成对第二 PMOS晶体管，第二晶体管的相应源极连接到电源端子，第二 PMOS晶体管的漏极分别链接到芯的两个端子(BE1，BE2)；输出模块包括第二电阻电路，第二电阻电路包括第二附加PMOS晶体管，第二附加PMOS晶体管与反馈级的第二 PMOS晶体管一起形成第二复制装置，第二复制装置被配置成在第二电阻电路中递送与流动于反馈级中的所述中间电流或者所述中间电流的倍数或者约数相等的复制电流。

根据另一实施例，第一放大器包括在共同源极型设置中布置的、连接于第一级的输出与反馈级的输入之间的反相器级，反相器级的输出然后形成放大器的输出添加这样的反相器级使得具体有可能增加用于电源电压的可能值的跨度并且尤其是如果增益明显则进一步提高PSRR参数根据另一实施例，第一放大器的第一级包括-连接于芯的两个端子与参考电压(例如接地)之间的第一差动成对支路，这一第一差动成对支路包括第一对第一 PMOS晶体管，-以交叉方式连接于芯的两个端子与参考电压之间的第二差动成对支路，这一第二差动成对支路包括第二对第一 PMOS晶体管；-两对的相应晶体管这两个配对分别形成两个伪电流镜；-并且第二差动成对的两个第一PMOS晶体管(M5，M6)的漏极分别连接到大小相·同并且将由相同电流或者由两个基本上相等电流穿越的两个NMOS晶体管的栅极这样的实施例使得有可能减少放大器的电压偏移，由此有利于均衡在芯的端子两端的电压在考察对完全非限制性的实施例的具体描述和以下附图时将清楚本发明的其它优点和特征，这些优点和特征使得具体有可能提高输出信号的稳定性而又增加放大器的增.、/■M :-图I至图5示意地图示了根据本发明的生成设备的各种实施例。

具体实施例方式在图I中，标号DIS表不用于生成带隙电压VBG的设备例如以集成于集成电路Cl内的方式生产这一设备DIS设备DIS包括芯CR，该CR被设计成当在它的两个端子BEl和BE2的电压Vl和V2均衡时由与绝对温度成正比的内部电流Iptat穿越这里，芯CR包括以二极管方式装配的并且与电阻器Rl串联连接于输入端子BEl与链接到参考电压(这里为接地)的端子B2之间的第一 PNP双极晶体管(称为Ql)芯CR也包括也以二极管方式装配的并且串联连接于芯的第二端子BE2与链接到接地的端子B2之间的PNP双极晶体管(称为Q2)晶体管Ql的大小和晶体管Q2的大小不同并且具有比值M，这样使得穿过晶体管Ql的电流的密度不同于穿过晶体管Q2的电流的密度当然也将有可能使用晶体管Q2和大小都与晶体管Q2的大小相同的M个并联的晶体管Ql如本领域技术人员公知的那样，当电压Vl和V2相等或者基本上相等时，穿过电阻器Rl的内部电流Iptat然后与绝对温度成正比并且等于KTLog (M) /qRl，其中K表示玻耳兹曼常数，T表示绝对温度，q表示电子的电荷,而Log表示纳皮尔对数函数该设备也包括第一放大器AMP1，该AMPl这里拥有在共同栅极设置中和在折叠设置中布置的第一级ETl。

放大器AMPl由反馈级ETR反馈，该ETR连接于第一级ETl的(因此连接于放大器AMPl的)输出BSl与第一级的差动输入BE1、BE2之间，该差动输入也形成芯CR的两个端子反馈放大器因此被设计成均衡在芯CR的端子BE1、BE2的电压VI、V2放大器AMPl的第一级ETl (这里为具有差动输入和单个输出的级)这里包括差动成对支路，这些支路包括由其栅极相互连接的成对PMOS晶体管M3、M4这两个PMOS晶体管在共同栅极设置中，它们的接收输入信号的相应源极连接到两个输入端子BE1、BE2在端子BEl、BE2两端的电压在整个温度跨度内为500mV至800mV的量级以二极管方式装配晶体管M4，它的漏极链接到 它的栅极在晶体管M3和M4的栅极的端子两端的电压V3等于V2减去M4的栅极-源极电压它至少等于晶体管M8的漏极-源极饱和电压(即100毫伏的量级)在晶体管M3和M4的端子两端的电压V。