若干常用的时序逻辑电路异步计数器课件.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第15讲,若干常用的时序逻辑电路异步计数器,计数器的功能和分类,1.计数器的,功能,2.计数器的,分类,异步计数器和同步计数器,加法计数器、减法计数器和可逆计数器,有各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等记忆输入脉冲的个数；用于,定时,、,分频,、,产生节拍脉冲,及进行数字运算等等按工作方式分：,按功能分：,按计数器的计数容量(或称模数)分：,第15讲 若干常用的时序逻辑电路异步计数器计数器的功,1,一、同步计数器,同步二进制计数器,同步二进制加法计数器,同步二进制减法计数器,同步二进制加/减可逆计数器,同步十进制计数器,同步十进制加法计数器,同步十进制减法计数器,同步十进制加/减可逆计数器,同步N进制计数器,一、同步计数器同步二进制计数器,2,1、同步二进制加法计数器,图6.3.10 用,T,触发器构成的同步二进制加法计数器,1、同步二进制加法计数器图6.3.10 用T 触发器,3,CP,Q,3,Q,2,Q,1,Q,0,C,0,1,2,3,4,5,6,7,8,9,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,0,0,0,0,0,0,0,0,0,0,CP,Q,3,Q,2,Q,1,Q,0,C,10,11,12,13,14,15,16,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,0 0 0 0,0,0,0,0,0,1,0,表6.3.3 图6.3.10电路的状态转换图,CPQ3 Q2 Q1 Q0C00 0,4,异步二进制计数器,异步二进制加法计数器,异步二进制减法计数器,异步二进制加/减可逆计数器,异步十进制计数器,异步十进制加法计数器,异步十进制减法计数器,异步十进制加/减可逆计数器,异步N进制计数器,第15讲 若干常用的时序逻辑电路异步计数器,异步二进制计数器第15讲 若干常用的时序逻辑电路异步,5,1、异步二进制计数器,3,位二进制异步加法计数器,Q,2,Q,1,Q,0,C,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,0,0,0,0,0,0,1,异步加法计数器采取从低位到高位逐位进位的方式工作,各个触发器不同步触发。

选用3个,CP,下降沿触发的,JK,触发器，分别用FF,0,、FF,1,、FF,2,表示,3个触发器都应接成,T,触发器,3个,JK,触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿异步二进制加法计数器,1、异步二进制计数器3位二进制异步加法计数器Q2 Q1,6,图6.3.25 下降沿动作的异步二进制加法计数器,异步二进制加法计数器,图6.3.25 下降沿动作的异步二进制加法计数器异步二进,7,图6.3.26 图6.3.25,电路的时序图,0,0,0,1,1,1,问题：,如何用上升沿触发的T触发器构成异步二进制加法器？,图6.3.26 图6.3.25电路的时序图0 1 问题,8,异步二进制减法计数器,3,位二进制异步减法计数器,Q,2,Q,1,Q,0,B,0 0 0,1 1 1,1 1 0,1 0 1,1 0 0,0 1 1,0 1 0,0 0 1,1,0,0,0,0,0,0,0,选用3个,CP,下降沿触发的,JK,触发器，分别用FF,0,、FF,1,、FF,2,表示,3个触发器都应接成,T,触发器,3个,JK,触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿异步二进制减法计数器3位二进制异步减法计数器Q2 Q1,9,图6.3.27 下降沿动作的异步二进制,减法计数器,异步二进制减法计数器,图6.3.27 下降沿动作的异步二进制减法计数器异步二进,10,图6.3.28 图6.3.27,电路的时序图,图6.3.28 图6.3.27电路的时序图,11,二进制异步计数器级间连接规律,计数脉冲输入到最低位触发器的CP端。

二进制异步计数器级间连接规律计数脉冲输入到最低位触发器的CP,12,2、异步十进制计数器,图6.3.29 异步,十进制加法计数器的典型电路,异步十进制加法计数器,在4位异步二进制加法计数器的基础上修改得到，使计数过程跳过1010到1111这六个状态0,1,1,1,0,1,0,0,2、异步十进制计数器图6.3.29 异步十进制加法计数,13,2、异步十进制计数器,图6.3.29 异步,十进制加法计数器的典型电路,异步十进制加法计数器,在4位异步二进制加法计数器的基础上修改得到，使计数过程跳过1010到1111这六个状态0,1,0,0,1,0,0,0,2、异步十进制计数器图6.3.29 异步十进制加法计数,14,图6.3.30 图6.3.29,电路的时序图,Q,3,Q,2,Q,1,Q,0,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,图6.3.30 图6.3.29电路的时序图Q3 Q2,15,集成异步十进制加法计数器-74LS290,图6.3.31 二五,十进制异步计数器74LS290的逻辑图,R,01,R,02,:,S,91,S,92,:,清0输入端；,置9输入端；,时钟脉冲输入端；,CP,0,、CP,1,:,Q,0,Q,3,:,计数器输出端。

集成异步十进制加法计数器-74LS290图6.3.31,16,74LS290：,异步十进制计数器，,异步,置数，,异步,清零结构：,74LS290 内部含有两个独立的计数电路,由,1个1位二进制计数器和1个异步五进制计数器构成又称,二-五-十进制加法计数器,模2计数器：,CP,0,为计数脉冲输入，Q,0,为输出；,模5计数器：,CP,1,为计数脉冲输入，Q,3,Q,1,为输出；,8421码十进制计数器：,CP,0,为计数脉冲输入，CP,1,与Q,0,相连，Q,3,Q,0,为输出74LS290,S,92,R,01,R,02,S,91,Q,1,Q,2,Q,3,Q,0,CP,0,CP,1,74LS290：异步十进制计数器，异步置数，异步清零,17,CP,0,CP,CP,1,Q,1,Q,3,Q,2,Q,0,2,5,Q,3,Q,2,Q,1,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,Q,0,0 1,Q,3,Q,2,Q,1,CP,1,Q,0,十进 制数,0,1,0,1,0,1,0,1,0,1,0,0 0 0,0 0 0,0 0 1,0 0 1,0 1 0,0 1 0,0 1 1,0 1 1,1 0 0,1 0 0,0 0 0,0,1,2,3,4,5,6,7,8,9,0,8421码十进制计数器：,结论：上述连接方式形成 8421BCD 码输出。

CP0CPCP1Q1Q3Q2Q025Q3 Q2 Q1,18,74LS290的功能表,H H,L,X X X L L L L(清零),H H,X,L,X X L L L L(清零),X X,H H,X X H L L H(置9),L,X,L,X 0 二进制计数(Q,0,),L,X X,L,0 五进制计数(Q,3,Q,2,Q,1,),X,L,L,X Q,0,8421码十进制计数,X,L,X,L,Q,1,5421码十进制计数,复位输入 置位输入 时 钟 输 出,R,01,R,02,S,91,S,92,CP,0,CP,1,Q,3,Q,2,Q,1,Q,0,74LS290的功能表H H,19,R,01,R,02,S,91,S,92,Q,D,Q,C,Q,B,Q,A,X X 1 1 1 0 0 1,1 1,0,X 0 0 0 0,1 1,X,0,0 0 0 0,0 X,0,X,0 X X,0,X 0,0,X,X 0 X,0,计数状态,74LS 290功能表,归纳：,1.74LS 290在“计数状态”或“清零状态”时，均要求 S,91,和 S,92,中,至少有一个,必须,为,“,0,”2.S,91,S,92,=0时，只有在 R,01,和 R,02,同时为,“,1,”时，它,才,进入“,清零,状态”；否则 它必定处于“计数状态”。

R 01 R 02 S 91 S,20,三、任意进制计数器的构成方法,用N进制计数器,构成,M进制计数器,(1)MN：,需多片N 进制计数器,级联,构成并行进位方式：构成,同步,计数器；,串行进位方式：构成,异步,计数器各片的CP同时接计数输入信号，低位片的,进位信号,作为高位片的计数,使能,信号低位片的,进位信号,或,输出信号,作为高位片的计数脉冲输入整体置零方式：,M=N,1,N,2,时：,M为大于N的素数时：,首先将各片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在M状态译出异步置零信号，将各片计数器同时置零2)MN：需多片N 进制计数器级联构成并行进位方式：,23,整体置数方式：,首先将各片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在选定的某一状态下译出置数信号，将各片计数器同时置入适当的数据，跳过多余的状态整体置数方式：首先将各片N进制计数器按最简单的方,24,1、用同步清零端或置数端归零构成,M,进置计数器,2、用异步清零端或置数端归零构成,M,进置计数器,（1）写出状态,S,M,-,1,的二进制代码2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。

3）画连线图1）写出状态,S,M,的二进制代码2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式3）画连线图同步清零、同步置数:74LS162、74LS163；,异步清零、异步置数:74LS193、74LS192；,异步清零、同步置数：74LS160、74LS161；,只具有异步清零功能：如CC4520、74LS190、74LS191；,异步清零和异步置9功能：74LS290MN设计举例,1、用同步清零端或置数端归零构成M进置计数器2、用异步清零端,25,MN设计举例,例6.3.2,试用同步十进制计数器74160接成同步六进制计数器74160的逻辑图见图6.3.21，它的功能表与74161的功能表（见表6.3.4）相同74160：,异步,清零，,同步,置数解1：置零法,0000,0001,0010,0011,0100,0101,0110,译码产生异步置零信号,Q,3,Q,2,Q,1,Q,0,MN设计举例,例6.3.3,试用同步十进制计数器74160接成百进制计数器M=100=1010，,所以将两片74160直接按并行进位方式或串行行进位方式连接即可解1：并行进位方式,图6.3.38 例6.3.3电路的并行进位方式,MN设计举例例6.3.3 试用同步十进制计数器74160,29,解2：串行进位方式,低片为1001时，C=1；,输入第十个计数脉冲时，C由1变为0，高片计入一个脉冲。

解2：串行进位方式低片为1001时，C=1；,30,补例1.,用74LS163构成二十四进制计数器1)需要两片74LS163；,(2)为了提高运算速度，使用,同步,计数,整体置零,方式应该在 Q,7,Q,6,Q,5,Q,4,Q,3,Q,2,Q,1,Q,0,00010111 时准备清零Q,4,Q,2,Q,1,Q,0,CLR=,74LS163:同步四位二进制计数器，同步清零、同步置数,CP,1,1,1,CLR,Q,0,Q,1,Q,2,Q,3,Q,4,Q,5,Q,6,Q,7,74LS163,74LS163,补例1.用74LS163构成二十四进制计数器1)需,31,具体逻辑电路如下图所示：,Q,4,Q,2,Q,1,Q,0,CLR=,CP,1,1,1,CLR,Q,0,Q,1,Q,2,Q,3,Q,4,Q,5,Q,6,Q,7。