微机原理与应用课件第二章.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第二章,8086,系统结构,2.3 8088/8086,的存储器组织,2.4 8086,的系统配置及引脚功能,2.5 8086CPU,时序,2.1,概述,2.2 8086CPU,结构,第二章,8086,系统结构,2.1.1 CPU的主要性能指标,CPU的主要性能指标有数据宽度(或称字长)、寻址能力、工作频率(或主时钟频率)、体系结构、指令系统等一、数据宽度(字长),CPU的字长是指CPU一次所能处理的二进制数的位数，是表示运算器性能的主要技术指标，一般它等于CPU数据总线的宽度CPU字长越长，运算精度越高，处理信息速度越快，性能也越高一般按CPU的字长来划分CPU的档次，常见的CPU字长有8位、16位、32位和64位2.1,概述,二、寻址能力(或寻址范围),寻址能力往往是指CPU能直接存取数据的内存地址的范围，这是由CPU的地址总线引脚的数目来决定的通常用K(千)或M(兆)来表示(1K=1024个地址；1M=1024K；1G=1024M等)例如，8088 CPU的地址总线为20根，则可直接寻址的物理地址可达1M，而 80286 CPU的地址线有24根，则其寻址能力为 16M，而 386/486/586CPU的地址线为32根，故可直接寻址的物理地址达 4G。

三、运算速度,CPU的运算速度通常用每秒执行基本指令的条数来表示，常用的单位是MIPS(Million Instruction Per Second)，即每秒执行的百万条指令数，是CPU执行速度的一种表示方式然而对于某一特定的CPU，其MIPS值并非定值，得出的数据会因CPU正在执行的软件的不同而不同2.1.2 CISC与RISC结构,按计算机的指令系统来区分，可分为CISC结构的CPU和RISC结构的CPUCISC(即 Complex Instruction Set Computer：复杂指令集计算机)和 RISC(即 Reduced Instruction Set Computer：精简指令集计算机)分别代表了两种不同理论的 CPU设计学派在过去的数十年间，两种理论各有不少支持者，也有许多按CISC和RISC理论设计的CPU问世一、CISC结构,CISC结构的CPU是指能够识别处理100种以上汇编指令的处理器8088，80286等，都是按CISC理论设计的，由此可见 CISC对当今微处理器的发展有相当大的影响CISC的处理功能很强，但执行指令的时钟周期也较长，使CPU的速度减慢了二、RISC结构,RISC将机器指令简化，提供有限数量的常用和必须的指令，从而简化了CPU芯片的复杂程度，节省了芯片空间。

与CISC结构比较，RISC具有速度较快、生产成本相对较低、调试方便的特点2.1.3 CPU三总线,微处理器是大规模集成电路的CPU,，,无论什么型号的CPU，其外部管脚信号线按功能可分为四类：地址总线、数据总线、控制信号总线、电源线其中地址总线(AB)、数据总线(DB)、控制总线(CB)统称为CPU三总线地址总线是从CPU发送出去，用来传递地址信息地址总线的位数决定了CPU可以直接寻址的内部存储器地址空间的大小，它是单向的数据总线则是CPU与存储器、I/O设备之间进行相互数据传递的通道，因此是双向的控制总线是用来传递控制信号的，一部分是CPU向外发送给存储器、I/O接口电路的控制信号，另一部分是外部接口电路给CPU传来的控制信号,上述三总线的逻辑关系一般是：CPU在工作过程中，先有地址信号，然后在控制信号的作用下，通过数据总线传递数据，三者是并行的其中8086/8088 CPU管脚的特点是，地址总线和数据总线是分时复用的，而且某些控制信号线也具有双重功能，在特定的工作方式下，完成一个特定的功能电源线包括正电源线和地线2.2 8086CPU,结构,一、,8086CPU,的内部结构,属第三代微处理器,运算能力：数据总线：DB16bit（8086）/8bit（8088）,地址总线：AB20bit,内存,寻址能力2,20,1MB,1.,总线接口部件,BIU,（,Bus Interface Unit),组成：,16,位段寄存器，指令指针，,20,位地址加法器，总线控制逻辑，,6,字节指令队列。

作用：负责从内存指定单元中取出指令，送入指令流队列中排队；取出指令所需的操作数送,EU,单元去执行工作过程：由段寄存器与,IP,形成,20,位物理地址送地址总线，由,总线控制电路发出存储器“读”信号，按给定的地址从存储器中取出指令，送到指令队列中等待执行当指令队列有,2,个或,2,个以上的字节空余时，,BIU,自动将指令取到指令队列中若遇到转移指令等，则将指令队列清空，,BIU,重新取新地址中的指令代码，送入指令队列指令指针,IP,由,BIU,自动修改，,IP,总是指向下一条将要执行指令的地址2.,指令执行部件,EU,（,Execution Unit),组成：通用寄存器，标志寄存器，,ALU,，,EU,控制系统等作用：负责指令的执行，完成指令的操作工作过程：从队列中取得指令，进行译码，根据指令要求向,EU,内部各部件发出控制命令，完成执行指令的功能若执行指令需要访问存储器或,I/O,端口，则,EU,将操作数的偏移地址送给,BIU,，由,BIU,取得操作数送给,EU,3.8086CPU,结构的特点：,减少了,CPU,为取指令而等待的时间，提高了,CPU,的运行速度二、,8088/8086,的寄存器结构,1.,通用寄存器组,3.2,个控制寄存器,4.4,个段寄存器,8088/8086,有,14,个,16,位寄存器,2.,指针,/,变址寄存器,*,4,个,16,位的,数据寄存器,（,AX,，,BX,，,CX,，,DX,）,寄存器既可存放数据，也可存放地址。

1.,通用寄存器组,*既可作为,16,位寄存器也可作为,8,位寄存器使用例：,AH,，,AL,）,8bit,寄存器只能存放数据各寄存器隐含用法,*通用性强，对任何指令都具有相同的功能,2.,指针及变址寄存器（,SP,，,BP,，,SI,，,DI,）,*,BP,，,SP,寄存器称为,指针寄存器,，与,SS,联用DI,，,SI,寄存器称为,变址寄存器,，与,DS,联用，在串指令中，,SI,，,DI,均为隐含寻址，此时，,SI,与,DS,联用，,DI,与,ES,联用3.,指令指针和状态寄存器,（,1,）,指令指针,I P,是一个,16,位的专用寄存器当,BIU,从内存中取出一条指令，自动修改,IP,，始终指向下一条将要执行的指令在现行代码段中的偏移量8086/8088,中的某些指令执行后会改变,IP,的内容，但用户不能编写指令直接改变,IP,的内容I P,是指令地址在代码段内的偏移量（又称偏移地址），,IP,要与,CS,配合构成共同物理地址2,）,状态（标志）寄存器,PSW,PSW,是一个,16,位的专用寄存器（,6,位状态位，,3,位控制位）存放运算结果的特征CF,（进位标志）：当运算结果的最高位（,D7/D15,）出现进位（借位）时，,CF=1,；,PF,（奇偶校验标志）：当运算结果中“,1”,的个数为偶数时，,PF=1,；,AF,（辅助进位标志）：当结果的,D3,向,D4,（低位字节）出现进位（借位）时，,AF=1,；,ZF,（零标志）：当运算结果为零时，,ZF=1,；,SF,（符号标志）：当运算结果的最高位,D7/D15,为,1,时，,SF=1,；,OF,（溢出标志）：当运算结果超过机器所能表示的范围时，,OF=1,；,DF,（方向标志）：在字符串操作时，决定操作数地址调整的方向，,DF=1,，为递减；,IF,（中断允许标志）：,IF=1,，允许,CPU,响应外部的可屏蔽中断；,TF,（陷阱标志）：当,TF=1,，,CPU,每执行一条指令便自动产生一个内部中断，,在中断服务程序中可检查指令执行情况。

D0,D2,D4,D6,D15,D11,D8,4.,段寄存器,*,CS,（代码段寄存器）指向当前的代码段，指令由此段,取出；,*,SS,（堆栈段寄存器）指向当前的堆栈段，栈操作的对象,是该段存储单元的内容；,*,DS,（数据段寄存器）指向当前的数据段，该段中存放程,序的操作数；,*,ES,（附加段寄存器）指向当前的附加段，,主要用于字符,串数据的存放，也可以用于一般数据,的存放8086/8088,按信息存储的不同性质分为四类，分别由四个段寄存器存放该段的首地址，或称为段地址2.3 8088/8086,的存储器组织,一、存储器地址的分段,矛盾：存储器地址空间1MB，20bit地址线；内部各寄存器和数据总线均为16bit1.,存储器地址的分段,解决方法：将整个存储器分为若干个逻辑段，每段内地址16bit，即最多地址空间64KB允许各逻辑段在整个存储空间浮动，段与段之间可以是连续的，也可以是分开的或重叠的00000H,逻辑段,2=64KB,逻辑段,1,起点,逻辑段,2,起点,逻辑段,3,起点,逻辑段,4,起点,FFFFFH,逻辑段,1=64KB,逻辑段,4=64KB,逻辑段,3=64KB,每个段的首地址称为“段基值”，“段基值”必须能被,16,整除（,XXXX0H,）。

程序执行前，分别对相应的段寄存器,CS,，,DS,，,SS,，,ES,置“段基值”，若程序长度大于,64KB,，则可通过对,CS,送新的“段基值”将程序转移到新段中逻辑地址：允许在程序中编排的地址；,2.20,位物理地址的形成,物理地址：信息在存储器中实际存放的地址；,对给定的任一存储单元，有两部分逻辑地址：,段基址（,段地址）,由,CS,，,DS,，,SS,，,ES,决定,段内偏移量（,段内有效地址）,（该单元相对于段基址的距离）,段地址,0000,段内有效地址,+,0000,物理地址,(20bit),16bit,16bit,20bit,3.,逻辑地址的来源；,操作类型 隐含段地址 替换段地址 偏移地址,取指令,CS,无,IP,堆栈操作,SS,无,SP,BP,间址,SS CS,、,DS,、,ES EA,存,/,取操作数,DS CS,、,SS,、,ES EA,源字符串,DS CS,、,SS,、,ES SI,目的字符串,ES,无,DI,EA-,有效地址，,1.,问题的提出：,二、,8086,存储器的分体结构,8位机（MCS-51、8088）的存储器地址空间和数据存储格式,以字节(8bit)为单位组织存储器地址空间，访问一次存储器，获得一个字节的数据。

而8086CPU的数据总线为16位，CPU,除了可以对一个字节寻址外，还必须能进行一个字的读写即：,如何组织,数据存储格式使CPU,访问一次存储器，获得一个字的数据硬件条件：,（,1,）将,1M,的存储空间分成两个存储体：偶地址和奇地址存储体,00000,00001,00002,00004,FFFFE,FFFFF,00003,00005,512K*8bit,A0=0,512K*8bit,A0=1,D0,D7,D8,D15,（,2,）将数据总线的低,8,位与偶地址存储体数据线相连，数据总线的高,8,位与奇地址存储体数据线相连3,）用地址线,A0,和,BHE,信号选择存储体,8086,地址,锁存,器,奇,存储,体,偶,存储,体,A1A19,A0,BHE,A0A19,BHE,D0D7,D8D15,BHE A0,操作 总线使用情况,0 0,从偶地址开始读,/,写一个字,AD15-AD0,0 1,从奇地址开始读,/,写一个字节,AD15-AD8,1 0,从偶地址开始读,/,写一个字节,AD7-AD0,1 1,无效,14230H,1422FH,1422EH,1422DH,字,(16bit),数据地址,1422EH,低位在低地址，高位在高地址,H(,高,8b。