电子线路数字部分实验.doc

实验七 逻辑门电路的逻辑功能及测试一．实验目的1．掌握了解 TTL系列、CMOS 系列外形及逻辑功能2．熟悉各种门电路参数的测试方法3. 熟悉集成电路的引脚排列，如何在实验箱上接线，接线时应注意什么二、实验仪器及材料a)DZX—3数电实验箱、双踪示波器、数字万用表b)1）CMOS 器件： CC4011 二输入端四与非门 1 片 CC4071 二输入端四或门 1 片CC4082 四输入端二与门 1 片2）TTL 器件：74LS86 二输入端四异或门 1 片 三．实验原理1．本实验所用到的集成电路的引脚功能如图 1—12．门电路是最基本的逻辑元件，它能实现最基本的逻辑功能，即其输入与输出之间存在一定的逻辑关系TTL集成门电路的工作电压为“5V±10%” 本实验中使用的 TTL集成门电路是双列直插型的集成电路，其管脚识别方法：将 TTL集成门电路正面（印有集成门电路型号标记）正对自己，有缺口或有圆点的一端置向左方，左下方第一管脚即为管脚“1” ，按逆时针方向数，依次为 1、2、3、4············具体的各个管脚的功能可通过查找相关手册得知，本书实验所使用的器件均已提供其功能。

3.3.CC4082二四输入与门YABCD1 2 3 4 5 6 7891 01 11 21 31 4 1 A 1 B 1 C 1 D1 Y V S SV D D 2 Y 2 D 2 C 2 B 2 AC C 4 0 8 2图 1—13．图 1—2为基本门电路各逻辑功能的测试方法图１—２五.实验内容及步骤选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意 Vcc及 GND不能连接错线连接好后经检查无误方可通电实验1.与非门 CC4011或门 CC4071异或门 74LS86电路的功能测试将 CMOS与非门 CC4011或门 CC4071, TTL异或门 74LS86分别按图 1-2连线：门的两个输入端Ａ、Ｂ接逻辑开关输出插口以提供“0”与“1”电平信号，门的输出入端Ｙ接发光二极管，改变输入状态的高低电平，观察二极管的亮灭，并将输出状态填入表 1—2中：表 1—2输 入A B输 出 Y1CC4011输 出 Y2CC4071输 出 Y374LS860 00 11 01 1逻辑表达式逻辑功能2.双四与门 CC4082门电路的功能测试将 CMOS双四与门 CC4082与非门 CC4011或门 CC4071, TTL异或门 74LS86分别按图 1-2连线：门的四个输入端Ａ、Ｂ、C、D 接逻辑开关输出插口以提供“0”与“1”电平信号，门的输出入端Ｙ接发光二极管，改变输入状态的高低电平，观察二极管的亮灭，并将输出状态填入表 1—1中：表 1-1输 入A B C D输 出Y1CC40820 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1逻辑表达式五．实验报告1． 按各步骤要求填表。

2. 通过实验分析，说明 TTL门电路和 CMOS门电路有什么特点，总结他们多多余端的处理方法实验八 译码器及应用一、实验目的1．掌握中规模集成译码器的逻辑功能和使用方法2．掌握译码器的级联方法及测试方法3.掌握七段译码驱动器 CC４５１１逻辑功能４.掌握 LED七段数码管的判别方法二、实验仪器及材料a) DZX—3数电实验箱、双踪示波器、数字万用表b)参考元件：译码器 74LS13９、CC4511 各一片. 共阴数码管一个三、实验预习要求及思考题1．预习要求：1)复习有关译码器的原理2)根据实验任务，画出所需的实验线路及记录表格2.思考题1)译码器分哪几类?2)请将 74LS138扩展成 4线——16 线译码器,试画出扩展后的电路图四、实验原理译码器是一个多输入、多输出的组合逻辑电路它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等不同的功能可选用不同种类的译码器译码：是编码的反过程，是将给定的二进制代码翻译成编码时赋予的原意译码器：实现译码功能的电路。

译码器特点：(1)多输入、多输出组合逻辑电路2)输入是以 n位二进制代码形式出现，输出是与之对应的电位信息译码器分类： 通用译码器：二进制、二─十进制译码器显示译码器：TTL 共阴显示译码器、TTL 共阳显示译码器、CMOS 显示译码器1. 变量译码器（又称二进制译码器）变量译码器用于表示变量的状态，如2 线－4 线、3 线－ 8 线和4 线－16 线译码器若有n个输入变量，则有2 n个不同的组合状态，就有2 n 个输出端供其使用而每一个输出所代表的函数对应于n 个输入变量的最小项以3 线－8 线译码器74LS138 为例进行分析，图4 －1(a)及(b)分别为其逻辑图及引脚排列其中A2 、A1 、A0为地址输入端，Y 0～Y7为译码输出端，S 1、S2、S3为使能端表8－1 为74LS138 功能表当S1＝1，S2＋S3＝0 时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出当S1 ＝0 ，S2＋S3 ＝X时，或S1 ＝X，S2＋S3＝1 时，译码器被禁止，所有输出同时为1表 8-174LS138 功能表输入 输出S1 S2 + S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y71 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1 11 0 0 1 0 1 1 0 1 1 1 1 11 0 0 1 1 1 1 1 0 1 1 1 11 0 1 0 0 1 1 1 1 0 1 1 11 0 1 0 1 1 1 1 1 1 0 1 11 0 1 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 00 × × × × 1 1 1 1 1 1 1 1× 1 × × × 1 1 1 1 1 1 1 1二进制译码器实际上也是负脉冲输出的脉冲分配器。

若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器) ，如图4－2 所示若在S 1输入端输入数据信息，S2＝S3＝0，地址码所对应的输出是S1 数据信息的反码；若从S2端输入数据信息，令S1＝1、S3＝0，地址码所对应的输出就是S2端数据信息的原码若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器根据输入地址的不同组合译出唯一地址，故可用作地址译码器接成多路分配器，可将一个信号源的数据信息传输到不同的地点二进制译码器还能方便地实现逻辑函数，如图4－3 所示，实现的逻辑函数是:0247ZABCABCY利用使能端能方便地将两个3/8 译码器组合成一个4/16 译码器，如图 4－4 所示本实验主要来学习二进制译码器用以表示输入变量的状态，3－8 线和 4线－16 线译码器若有 n个输入变量，则有 2n个不同的组合状态，就有 2n 个输出端供其使用而每一个输出所代表的函数对应于 n个输入变量的最小项七段发光二极管(LED)数码管LED数码管是目前最常用的数字显示器，图 4-5(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。

一个 LED数码管可用来显示一位 0～9 十进制数和一个小数点小型数码管（0.5 寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为 2～2.5V，每个发光二极管的点亮电流在 5～10mALED 数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力a) 共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动） (c) 符号及引脚功能4-5 LED数码管3．BCD 码七段译码驱动器此 类 译 码 器 型 号 有 74LS47（ 共 阳 ） ， 74LS48（ 共阴 ） ， CC4511（ 共 阴 ） 等 ， 本 实 验 系 采 用 CC4511（ 共 阴 ） ／ 七 段 译 码 ／ 驱 动 器 驱 动 共 阴 极LED数 码 管其中 A、 B、 C、 D — BCD码输入端a、 b、 c、 d、 e、 f、 g — 译 码输出端，输出“１”有效，用来驱动共阴极 LED数码管 消隐输入端， ＝“0”时，译码输出全为“０” ；II： 测试输入端， ＝“０”, ＝“0”时，译码输出全为“１” ；TLTＬＥ：锁定端，LE=”1”时译码器处于锁定（保持）状态，译码输出保持在 LE=0时的数值，LE=0 为正常译码。

表 8—2为 CC4511功能表CC4511 内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作表 8-2输 入 输 出LE LTD C B A a b c d e f g 字形× × 0 × × × × 1 1 1 1 1 1 1× 0 1 × × × × 0 0 0 0 0 0 0 消隐0 1 1 0 0 0 0 1 1 1 1 1 1 10 1 1 0 0 0 1 0 1 1 0 0 0 00 1 1 0 0 1 0 1 1 0 1 1 0 10 1 1 0 0 1 1 1 1 1 1 0 0 10 1 1 0 1 0 0 0 1 1 0 0 1 10 1 1 0 1 0 1 0 0 1 1 0 1 10 1 1 0 1 1 0 0 0 1 1 1 1 10 1 1 0 1 1 1 1 1 1 0 0 0 00 1 1 1 0 0 0 1 1 1 1 1 1 10 1 1 1 0 0 1 1 1 1 0 0 1 10 1 1 1 0 1 1 0 0 0 0 0 0 0 消隐0 1 1 1 0 1 1 0 0 0 0 0 0 0 消隐0 1 1 1 1 0 0 0 0 0 0 0 0 0 消隐0 1 1 1 1 0 1 0 0 0 0 0 0 0 消隐0 1 1 1 1 1 0 0 0 0 0 0 0 0 消隐0 1 1 1 1 1 1 0 0 0 0 0 0 0 消隐1 1 1 × × × × 锁存 锁存:当数码管超过 1001时，输出全为“0”，数码管熄灭。

五、实验内容1．译码器功能测试将 74LS138 3线—8 线译码器根据图 4-2所示连接输入端S1、S2+S3、A2、A1、A0 接逻辑开关，输出 Y0~ Y7接发光改变逻辑开关的状态，观察输出，写出 Y0~ Y7的数值（完成表 8-3）及其表达式 表 8-3S1 S2 + S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y71 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 10 × × × ×× 1 × × ×=＿＿＿＿＿ =＿＿＿＿＿ =＿＿＿＿＿ =＿＿＿＿＿=＿＿＿＿＿ =＿＿＿＿＿ ＿＿＿＿＿ =＿＿＿＿＿4Y5Y6Y7Y2．译码器的级联应用：用 2个 3线-8 线译码器 74LS138组成的 4线—16 线译码器电路按图 4-4所示连接,输入 A0～A2 接逻辑开关,输出 Y0～Y1。