微型计算机原理与应用.ppt

第六章第六章 存储器设计存储器设计本教案内容本教案内容第第6章章 存储器设计存储器设计1.存储器分类及主要技术指标存储器分类及主要技术指标 2.常用存储器芯片介绍常用存储器芯片介绍3.扩展存储器设计扩展存储器设计 扩展扩展位字节扩展位字节扩展字节和位扩展字节和位扩展存储器地址译码存储器地址译码扩展存储器接口电路设计扩展存储器接口电路设计总线负载能力总线负载能力6.3 扩展存储器设计扩展存储器设计u　　8088系统中存储器的组成系统中存储器的组成 6．扩展存储器接口电路设计．扩展存储器接口电路设计 8088 CPU的地址总线有的地址总线有20条，它的存储器是以条，它的存储器是以字节为存储单元组成的，每个字节对应一个唯一的地字节为存储单元组成的，每个字节对应一个唯一的地址码，所以具有址码，所以具有1MB(1 048 576 B)的寻址能力但的寻址能力但8088 CPU 只有只有8条数据线，是准条数据线，是准16位微处理器，所位微处理器，所以存储器的组成与一般以存储器的组成与一般8位微机系统中存储器接口电路位微机系统中存储器接口电路的设计方法是相同的的设计方法是相同的例例. 在在80888088系统总线上扩充设计系统总线上扩充设计8 8K K字节的字节的SRAMSRAM存储器电路。

存储器电路SRAMSRAM芯片选用芯片选用Intel6264Intel6264，，起始地址从起始地址从0400004000H H开始，译码电路采用开始，译码电路采用7474LS138LS1386.3 扩展存储器设计扩展存储器设计⑴⑴ 计算此计算此RAMRAM存储区的最高地址为多少？存储区的最高地址为多少？ ⑵⑵ 画出此存储器电路与系统总线的连接图画出此存储器电路与系统总线的连接图⑴⑴ 计算此计算此RAMRAM存储区的最高地址为多少？存储区的最高地址为多少？ 因为因为Intel 6264存储容量为存储容量为8K ××8（字节），（字节），所以设计此存储电路共需所以设计此存储电路共需1片片6264芯片因此最高芯片因此最高地址为：地址为： 04000H+02000H-1=05FFFH6.3 扩展存储器设计扩展存储器设计⑵⑵ 画出此存储器电路与系统总线的连接图画出此存储器电路与系统总线的连接图 80888088CPUCPU最最大大方方式式系系统统总总线线D7-D0D7-D0A19-A16A19-A16A15-A0A15-A0MEMWMEMWMEMRMEMRIOWIOWIORIOR确定总线及总线信号确定总线及总线信号 6.3 扩展存储器设计扩展存储器设计电路连接电路连接 片选信号片选信号A12~A0D0~D7D0~D7+5V80888088CPUCPU最最大大方方式式系系统统总总线线 6264……A19-A13A19-A13 6.3 扩展存储器设计扩展存储器设计A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 0 0 0 0 0 1 0 0 0 0 0 … 0 0 0 0 0 0 1 0 1 1 1 1 … 1片外寻址片外寻址与与6264芯片的芯片的A12~ A0相连，作片内寻址相连，作片内寻址≈≈高位不变地址部分，去参加译码，高位不变地址部分，去参加译码，作作62646264的的 片选信号。

片选信号8K 地址分析地址分析 6.3 扩展存储器设计扩展存储器设计  译码电路设计方法译码电路设计方法1（（用用用用74747474LS138LS138LS138LS138专用译码器码）专用译码器码）专用译码器码）专用译码器码）A19A18A17A16\MEMWA15A14\MEMR片选信号片选信号A1374LS138+5VG1 Y0G2A Y1G2B Y2 Y3 C Y4 B Y5A Y6 Y76.3 扩展存储器设计扩展存储器设计 译码电路设计方法译码电路设计方法2（（用门电路译码）用门电路译码）用门电路译码）用门电路译码）≥1≥1≥1≥1＆＆片选信号片选信号6.3 扩展存储器设计扩展存储器设计 MOV AX,0400H MOV AX,0400H MOV DS,AX MOV DS,AX MOV BX,0000H MOV BX,0000H MOV CX,8*1024 MOV CX,8*1024 MOV AL,55H MOV AL,55HNEXT1: MOV [BX],ALNEXT1: MOV [BX],AL CMP [BX],AL CMP [BX],AL JNZ ERROR JNZ ERROR INC BX INC BX LOOP NEXT1 LOOP NEXT1⑶⑶ 编写程序实现对此存储器区域进行自检编写程序实现对此存储器区域进行自检6.3 扩展存储器设计扩展存储器设计 MOV BX,0000H MOV BX,0000H MOV AL,0AAH MOV AL,0AAHNEXT2: MOV [BX],ALNEXT2: MOV [BX],AL CMP [BX],AL CMP [BX],AL JNZ ERROR JNZ ERROR INC BX INC BX LOOP NEXT2 LOOP NEXT2ERROR:ERROR:………………6.3 扩展存储器设计扩展存储器设计6.3 扩展存储器设计扩展存储器设计u　　8086系统中存储器的组成系统中存储器的组成 6．扩展存储器接口电路设计．扩展存储器接口电路设计 8086 CPU同同8088 CPU一样，也有一样，也有20条地址总条地址总线，其寻址能力达线，其寻址能力达1MB。

不同之处是不同之处是8086 CPU 数据数据总线是总线是16位的，与位的，与8086 CPU对应的对应的1MB存储空间可存储空间可分为两个分为两个512kB(524 288 B)的存储体其中一个存的存储体其中一个存储体由奇地址的存储单元储体由奇地址的存储单元(高字节高字节)组成，另一个存储组成，另一个存储体由偶地址的存储单元体由偶地址的存储单元(低字节低字节)组成前者称为奇地组成前者称为奇地址的存储体，后者称为偶地址的存储体址的存储体，后者称为偶地址的存储体 6.3 扩展存储器设计扩展存储器设计u　　8086系统中存储器的组成系统中存储器的组成 6.3 扩展存储器设计扩展存储器设计例例6.6 在在8086最小方式系统中，利用最小方式系统中，利用2片片Intel 6264构成连续的构成连续的RAM存储区域，起始地存储区域，起始地址为址为00000H，求可用的最高，求可用的最高RAM地址，并利地址，并利用用74LS155设计译码电路，画出此设计译码电路，画出此RAM电路与电路与8086最小方式系统的连接图最小方式系统的连接图6.3 扩展存储器设计扩展存储器设计解：解：Intel 6264的存储容量为的存储容量为8k×8，因此由，因此由2片片Intel 6264构成连续的构成连续的RAM存储区域的总容量为存储区域的总容量为2×8kB＝＝16 kB=04000H，其可用的最高，其可用的最高RAM地址为：地址为：00000H＋＋04000H－－1＝＝03FFFH 由于由于8086系统有系统有16位数据总线，因此应将存储位数据总线，因此应将存储器模块分成两组：器模块分成两组：奇片和偶片奇片和偶片，然后通过译码电路，然后通过译码电路产生片选信号。

产生片选信号RAM电路与电路与8086最小方式系统的连接最小方式系统的连接 6.3 扩展存储器设计扩展存储器设计器器u 总线竞争的概念总线竞争的概念 u 负载的计算负载的计算①① 直流负载的估算直流负载的估算 ②② 交流负载的估算交流负载的估算 (3)(3)(2)(2)(1)(1)7．．CPU总线负载能力总线负载能力 器器u 板内数据总线驱动与控制电路的设计板内数据总线驱动与控制电路的设计 板内双向数据总线驱动是必需的，其驱动板内双向数据总线驱动是必需的，其驱动器的控制一定要保证避免发生数据总线的竞争器的控制一定要保证避免发生数据总线的竞争避免发生竞争的原则就是只有当避免发生竞争的原则就是只有当CPUCPU读本插件板读本插件板的数据时，才允许通向系统数据总线的三态门的数据时，才允许通向系统数据总线的三态门导通其他任何时刻，这些三态门必须呈现高导通其他任何时刻，这些三态门必须呈现高阻状态作为微机系统设计者，若要设计一块阻状态作为微机系统设计者，若要设计一块插在总线上的插件板，只要满足上述原则，就插在总线上的插件板，只要满足上述原则，就可以避免总线竞争，设计出适用的插件板。

可以避免总线竞争，设计出适用的插件板6.3 扩展存储器设计扩展存储器设计器器 ☆ ☆ 例：例：若要在若要在PC/XTPC/XT总线上扩展内存，地址为总线上扩展内存，地址为A4000HA4000H—A4FFFHA4FFFH，，试设计该内存扩展试设计该内存扩展( (卡卡) )插件板的插件板的板内数据总线驱动与控制电路板内数据总线驱动与控制电路6.3 扩展存储器设计扩展存储器设计器器A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 1 0 1 0 0 1 0 0 0 0 0 … 0 1 0 1 0 0 1 0 0 1 1 1 … 1板外寻址板外寻址插件板板内存储器地址范围插件板板内存储器地址范围≈≈高位不变地址部分，去参加译码，高位不变地址部分，去参加译码，作作7474LS245LS245的数据有效选通信号的数据有效选通信号E E4K地址分析地址分析 6.3 扩展存储器设计扩展存储器设计器器板内数据总线驱动与控制电路的设计板内数据总线驱动与控制电路的设计 插插件件板板板板内内方方系系统统总总线线（（ C CP PU U ））方方.6.3 扩展存储器设计扩展存储器设计第二章第二章 微型机应用系统的总线微型机应用系统的总线器器板内数据总线驱动与控制电路的设计板内数据总线驱动与控制电路的设计 插插件件板板板板内内方方系系统统总总线线（（ C CP PU U ））方方.板内数据总板内数据总线驱动器线驱动器控制电路控制电路器器 内存板板内双向数据总线驱动器需要仔细进行控制，内存板板内双向数据总线驱动器需要仔细进行控制，防止总线竞争发生。

要防止总线竞争应做好以下三件防止总线竞争发生要防止总线竞争应做好以下三件事：事：v 牢记防止总线竞争的原则牢记防止总线竞争的原则 A.A.只有当只有当CPUCPU读板内内存单元时，驱动器指向系读板内内存单元时，驱动器指向系统总线的三态门才允许导通；统总线的三态门才允许导通； ☆☆ B.B.只有当只有当CPUCPU写板内内存单元时，驱动器指向板写板内内存单元时，驱动器指向板内的三态门是导通的；内的三态门是导通的； C.C.当当CPUCPU不去寻址板内内存时，驱动器两边均处不去寻址板内内存时，驱动器两边均处于高阻状态于高阻状态6.3 扩展存储器设计扩展存储器设计器器v 分析板内内存地址的特征通过对板内内存地址的分析板内内存地址的特征通过对板内内存地址的 分析，找出规律，即地址特征分析，找出规律，即地址特征v 根据地址特征画出总线驱动及控制电路根据地址特征画出总线驱动及控制电路 数据总线双向驱动器（数据总线双向驱动器（7474LS245LS245））的的E E数据有效信号（及控制电路）数据有效信号（及控制电路）的设计方法是：的设计方法是：Ø 根据分配给插件板板内内存的地址范围，分析其特征，找出高位根据分配给插件板板内内存的地址范围，分析其特征，找出高位 地址不变部分，对高位不变地址进行译码。

译码时，所有为地址不变部分，对高位不变地址进行译码译码时，所有为1 1的的 地址相与非，所有地址相与非，所有0 0地址相或地址相或Ø 译码时，译码时，/ /MEMR、、/MEMW相与参加译码相与参加译码/MEMR/MEMR/MEMW/MEMW6.3 扩展存储器设计扩展存储器设计器器插件板的板内既有内存，也有插件板的板内既有内存，也有I/OI/O接口（端口）接口（端口） ☆ ☆ 例：在例：在PCPC／／XTXT总线上扩展一块插件板，板内的内总线上扩展一块插件板，板内的内存地址为存地址为E0000H----EFFFFHE0000H----EFFFFH板内的板内的I/OI/O接口地址为接口地址为2 2A0HA0H----2----2BFHBFH，，试画出该插件板板内数据总线驱动与试画出该插件板板内数据总线驱动与控制电路控制电路6.3 扩展存储器设计扩展存储器设计器器 地址分析地址分析:插件板板内存储器地址范围插件板板内存储器地址范围(E0000H----EFFFFH)E0000H----EFFFFH)插件板板内存储器地址范围插件板板内存储器地址范围64KB64KBA19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 ~ A0 1 1 1 0 0 0 0 0 0 0 0 … 01 1 1 0≈≈1 1 1 1 1 1 1 …1板外寻址板外寻址高位不变地址部分，去参加译码高位不变地址部分，去参加译码6.3 扩展存储器设计扩展存储器设计器器 画出在该例题中，插件板板内内存画出在该例题中，插件板板内内存64KB地址范围的存储器地址译码控制电路地址范围的存储器地址译码控制电路只有该或门输出低电平只有该或门输出低电平有效信号，才允许有效信号，才允许CPU读／写板内内存。

读／写板内内存6.3 扩展存储器设计扩展存储器设计器器 地址分析地址分析:插件板板内插件板板内I/O地址范围地址范围(2A0H----2BFH)2A0H----2BFH) A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 1 0 1 0 0 0 0 0 B 1 0 1 0 1 ≈≈高位不变地址部分，去参加译码，高位不变地址部分，去参加译码，0 0 0 0 11 1 1 1 1插件板板内插件板板内I/O地址范围地址范围板外寻址板外寻址3232B B6.3 扩展存储器设计扩展存储器设计器器 画出在该例题中，插件板板内画出在该例题中，插件板板内I/O 32B地址范围的地址范围的I/O地址译码控制电路地址译码控制电路只有该或门输出低电平只有该或门输出低电平有效信号，才允许有效信号，才允许CPU读／写板内读／写板内I/O。

6.3 扩展存储器设计扩展存储器设计器器 在插件板的板内既有内存，也有在插件板的板内既有内存，也有I/OI/O接口时，设计插件板板内接口时，设计插件板板内数据总线驱动的控制电路，既要考虑板内存储器的地址范围，数据总线驱动的控制电路，既要考虑板内存储器的地址范围，也要考虑板内也要考虑板内I/OI/O的地址范围的地址范围只有该或门输出低电平只有该或门输出低电平有效信号，才允许有效信号，才允许CPU读／写板内存储器或者读／写板内存储器或者I/O端口存储器地址范围存储器地址范围E0000H----EFFFFHE0000H----EFFFFHI/O地址范围地址范围2A0H----2BFH2A0H----2BFH6.3 扩展存储器设计扩展存储器设计 该例题中的插件板板内数据总线驱动电路该例题中的插件板板内数据总线驱动电路系系统统总总线线（（ C CP PU U ））方方插插件件板板板板内内方方注意驱动器方向的控制注意驱动器方向的控制6.3 扩展存储器设计扩展存储器设计 该例题中的插件板板内数据总线驱动与控制电路该例题中的插件板板内数据总线驱动与控制电路系系统统总总线线（（ C CP PU U ））方方插插件件板板板板内内方方6.3 扩展存储器设计扩展存储器设计作业作业 6.8 6.9 6.10 6.12。