DSP技术第4章 体系结构c.ppt

二、TMS320C54X的体系结构TMS320C5000 DSP硬件结构硬件结构uTMS320C54XX硬件结构特点 ★’C54X的结构特点的结构特点u多总线结构，三组多总线结构，三组16-bit数据总线和一组程序数据总线和一组程序总线总线u 40-bit算术逻辑单元（算术逻辑单元（ALU），），包括一个包括一个40-bit的桶形的桶形u 移位器和两个独立的移位器和两个独立的40-bit累加器累加器u 17x17-bit并行乘法器，连接一个并行乘法器，连接一个40-bit的专用的专用加法器，加法器，’C54X的结构特点的结构特点u可用来进行非流水单周期乘可用来进行非流水单周期乘/加（加（MAC））运算运算u 比较、选择和存储单元（比较、选择和存储单元（CSSU））用于用于Viterbi运算器的加运算器的加/比较选择比较选择u 指数编码器在一个周期里计算一个指数编码器在一个周期里计算一个40-bit累加累加器值的指数值器值的指数值u 两个地址发生器中有八个辅助寄存器和两个两个地址发生器中有八个辅助寄存器和两个辅助寄存器算术单元（辅助寄存器算术单元（ARAUS））’C54X的结构特点的结构特点u数据总线具有总线保持特性数据总线具有总线保持特性uC548,549,5402,5410等具有扩展寻址方式，最大等具有扩展寻址方式，最大可寻址扩展程序空间为可寻址扩展程序空间为8Mx16-bituC54X可访问的存储器空间最大可为可访问的存储器空间最大可为192Kx16-bit（（64K程序存储器，程序存储器，64K数据存储器和数据存储器和64KI/O存储器）存储器）u支持单指令循环和块循环支持单指令循环和块循环’C54X的结构特点的结构特点u存储块移动指令提供了更好的程序和数据管理存储块移动指令提供了更好的程序和数据管理u支持支持32-bit长操作数指令，支持两个或三个操长操作数指令，支持两个或三个操作数读指令，支持并行存储和并行装入的算术作数读指令，支持并行存储和并行装入的算术指令，支持条件存储指令及中断快速返回指令指令，支持条件存储指令及中断快速返回指令u软件可编程等待状态发生器和可编程的存储单软件可编程等待状态发生器和可编程的存储单元转换元转换’C54X的结构特点的结构特点u连接内部振荡器或外部时钟源的锁相环连接内部振荡器或外部时钟源的锁相环（（PLL））发生器发生器u支持支持8-或或16-bit传送的全双工串口传送的全双工串口u时分多路（时分多路（TDM））串口串口u缓冲串口（缓冲串口（BSP））uMcBSPs串口串口u8/16-bit并行主机接口（并行主机接口（HPI））u一个一个16-bit定时器定时器’C54X的结构特点的结构特点u外部外部I/O（（XIO））关闭控制，禁止外部数据、地关闭控制，禁止外部数据、地址和控制信号址和控制信号u片内基于扫描的仿真逻辑，片内基于扫描的仿真逻辑，JTAG边界扫描逻边界扫描逻辑（辑（IEEE1149.1））u单周期定点指令执行时间单周期定点指令执行时间10-25nsTMS320C5402功能框图功能框图TMS320C54x内部硬件框图u程程序序总总线线（（PB））传传送送从从程程序序存存储储器器来来的的指指令令代代码和立即数。

码和立即数u三三组组数数据据总总线线（（CB，，DB和和EB））连连接接各各种种元元器器件件，，如如CPU、、数数据据地地址址产产生生逻逻辑辑、、程程序序地地址址产产生生逻逻辑辑，，片片内内外外设设和和数数据据存存储储器器CB和和DB总总线线传传送送从从数数据据存存储储器器读读出出的的操操作作数数EB总总线线传传送写入到存储器中的数据送写入到存储器中的数据u四四组组数数据据总总线线（（PAB，，CAB，，DAB和和EAB））传传送执行指令所需要的地址送执行指令所需要的地址 ‘C54x的总线结构（八组的总线结构（八组16-bit总线）：总线）：辅助寄存器算术单元辅助寄存器算术单元u ‘C54x通过使用两个辅助寄存器算术单元（通过使用两个辅助寄存器算术单元（ARAU0和和ARAU1），），每周期能产生两个数据存储器地址每周期能产生两个数据存储器地址uPB总线能把存储在程序空间的数据操作数（如系数表）总线能把存储在程序空间的数据操作数（如系数表）传送到乘法器和加法器中进行乘传送到乘法器和加法器中进行乘/累加运算，或者在累加运算，或者在数据移动指令（数据移动指令（MVPD和和READA））中传送到数据空中传送到数据空间。

这种能力再加上双操作数读的特性，支持单周期间这种能力再加上双操作数读的特性，支持单周期3操作数指令的执行，如操作数指令的执行，如FIRS指令u‘C54x还有一组寻址片内外设的片内双向总线，通过还有一组寻址片内外设的片内双向总线，通过CPU接口中的总线交换器与接口中的总线交换器与DB和和EB 相连接对这组相连接对这组总线的访问，需要两个或更多的机器周期来进行读和总线的访问，需要两个或更多的机器周期来进行读和写，具体所需周期数由片内外设的结构决定写，具体所需周期数由片内外设的结构决定‘C54x的算术逻辑单元（的算术逻辑单元（ALU）：）：‘C54x/’LC54x使用使用40-bit的算术逻辑单元（的算术逻辑单元（ALU））和两个和两个40-bit的累加器（的累加器（ACCA和和ACCB））来完成二进制补码的来完成二进制补码的算术运算同时算术运算同时ALU也能完成布尔运算也能完成布尔运算ALU可使用以可使用以下输入：下输入：  16-bit的立数的立数   从数据存储器读出的从数据存储器读出的 16-bit字字  暂存器暂存器T中的中的16-bit值值  从数据存储器读出的两个从数据存储器读出的两个16-bit字字  从数据存储器读出的一个从数据存储器读出的一个32-bit字字  从其中一个累加器输出的从其中一个累加器输出的40-bit值值  ALU能起两个能起两个16-bitALUs的作用，且在状态寄存器的作用，且在状态寄存器ST1中中的的C16位置位置1时，可同时完成两个时，可同时完成两个16-bit运算运算累加器：累加器：u累加器累加器ACCA和和ACCB存放从存放从ALU或乘法器或乘法器/加加法器单元输出的数据，累加器也能输出到法器单元输出的数据，累加器也能输出到ALU或乘法器或乘法器/加法器中。

加法器中ALU框图：框图：桶形移位器桶形移位器u‘C54x的桶形移位器有一个与累加器或数据存的桶形移位器有一个与累加器或数据存储器（储器（CB，，DB））相连接的相连接的40-bit输入，和一个输入，和一个与与ALU或数据存储器（或数据存储器（EB））相连接的相连接的40-bit输输出桶形移位器能把输入的数据进行出桶形移位器能把输入的数据进行0到到31bits的左移和的左移和0到到16bits的右移所移的位数由的右移所移的位数由ST1中的移位数域（中的移位数域（ASM））或被指定作为移位数寄或被指定作为移位数寄存器的暂存器（存器的暂存器（TREG））决定乘法器乘法器/ /加法器单元加法器单元u乘法器乘法器/加法器与一个加法器与一个40-bit的累加器在一个单指令周期的累加器在一个单指令周期里完成里完成17x17-bit的二进制补码运算乘法器的二进制补码运算乘法器/加法器单元加法器单元由以下部分组成：乘法器，加法器，带符号由以下部分组成：乘法器，加法器，带符号/无符号输入无符号输入控制，小数控制，零检测器，舍入器（二进制补码），控制，小数控制，零检测器，舍入器（二进制补码），溢出溢出/饱和逻辑和暂存器（饱和逻辑和暂存器（TREG）。

u乘法器有两个输入：一个是从乘法器有两个输入：一个是从TREG，，数据存储器操作数据存储器操作数，或一个累加器中选择；另一个则从程序存储器，数数，或一个累加器中选择；另一个则从程序存储器，数据存储器，一个累加器或立即数中选择据存储器，一个累加器或立即数中选择u另外，乘法器和另外，乘法器和ALU在一个指令周期里共同执行乘在一个指令周期里共同执行乘/累累加（加（MAC））运算且并行运算且并行ALU运算这个功能可用来确定运算这个功能可用来确定欧几里德距离，以及完成复杂的欧几里德距离，以及完成复杂的DSP算法所需要的算法所需要的LMS滤波滤波 比比 较较 、、 选选 择择 和和 存存 储储 单单 元元（（CSSU））完完成成累累加加器器的的高高位位字字和和低低位位字字之之间间的的最最大大值值比比较较，，即即选选择择累累加加器器中中较较大大的的字字并并存存储储在在数数据据存存储储器器中中，，不不改改变变状状态态寄寄存存器器ST0中中的的测测试试/控控制制位位和和传传送送寄寄存存器器（（ TRN）） 的的 值值 同同 时时 ，，CSSU利利用用优优化化的的片片内内硬硬件件促进促进Viterbi型蝶形运算。

型蝶形运算比较，选择和存储单元（比较，选择和存储单元（CSSUCSSU）） 指数编码器用于支持单周期指令指数编码器用于支持单周期指令EXP的专用硬件在的专用硬件在EXP指令中，指令中，累加器中的指数值能以二进制补码累加器中的指数值能以二进制补码的形式存储在的形式存储在T寄存器中，范围为寄存器中，范围为bit-8至至31指数值定义为前面的冗指数值定义为前面的冗余位数减余位数减8的差值，即累加器中为的差值，即累加器中为消除非有效符号位所需移动的位数消除非有效符号位所需移动的位数当累加器中的值超过了当累加器中的值超过了32bits，，该该操作将产生负值操作将产生负值指数编码器指数编码器CPUCPU状态和控制寄存器状态和控制寄存器u‘C54x有三个状态和控制寄存器，它们分别为：有三个状态和控制寄存器，它们分别为：状态寄存器状态寄存器ST0，，状态寄存器状态寄存器ST1和处理器方和处理器方式状态寄存器式状态寄存器PMSTST0和和ST1包括了各种条包括了各种条件和方式的状态，件和方式的状态，PMST包括了存储器配置状包括了存储器配置状态和控制信息态和控制信息 uST0uST1uPMST存储器分配：存储器分配：u‘C54x存储器由三个独立的可选择空间组成：存储器由三个独立的可选择空间组成：程序，数据和程序，数据和I/O空间。

所有的空间所有的’C54x芯片都包芯片都包括随机访问存储器（括随机访问存储器（RAM））和只读存储器和只读存储器（（ROM）RAM又分两种：双访问又分两种：双访问RAM（（DARAM））和单访问和单访问RAM（（SARAM）存储器分配：存储器分配：分页管理数据存储器分页管理数据存储器 两个通用两个通用I/O引脚，引脚，/BIO和和XF   软件可编程等待软件可编程等待 状态发生器状态发生器 可编程块切换逻辑可编程块切换逻辑   主机接口（主机接口（HPIHPI）：）： 8/16 bit 8/16 bit 硬件定时器硬件定时器   时钟发生器时钟发生器 串口：（同步、缓冲和时分多路（TDM），McBSP）。

 外部总线接口外部总线接口   IEEE 1149.1IEEE 1149.1标准扫标准扫 描逻辑片内外设：片内外设：C54X的串口的串口 TMS320C54x的存储分配说明的存储分配说明‘C541的存储的存储MAP表表C54X扩展存储器访问扩展存储器访问u使用使用XPC寄存器保存页地址（寄存器保存页地址（A16以上以上)u64K页内的页内的PC寄存器保存地址寄存器保存地址u除非修改除非修改XPC，，否则都是访问当前页否则都是访问当前页u以下指令可以修改以下指令可以修改XPC：：fb,fbacc,fcall,fcala,fret,freteu利用利用READA，，WRITA可以读写程序空间可以读写程序空间‘5402扩展程序存储器扩展程序存储器装入程序代码装入程序代码-BOOTLOADERuBOOTLOADER是一段芯片出厂时固化是一段芯片出厂时固化在在ROM中的程序代码，其主要功能是将中的程序代码，其主要功能是将用户的程序代码从外部装入到片内用户的程序代码从外部装入到片内RAM或扩展的或扩展的RAM中，以便高速运行。

中，以便高速运行uBOOTLOADER一般支持多种程序传递一般支持多种程序传递方式，如并行方式，如并行EPROM，，串行串行EPROM，，串口，串口，HPI等等u不同型号的不同型号的DSP，，BOOTLOADER不同 本章小结本章小结 本章介绍了本章介绍了DSP硬件结构的发展，重点介绍了硬件结构的发展，重点介绍了TMS320C54xTMS320C54x的硬件结构，了解的硬件结构，了解DSP硬件结构是设硬件结构是设计计DSPS的第一步的第一步 制作：DSP实验室 2000.10。