第2章Altera Quartus II软件开发流程.ppt

第2章 Altera Quartus II软件开发流程 Altera是世界上最大的可编程逻辑器件供应商之一为了方便、高效地开发该公司生产的FPGA/CPLD，Altera为设计者提供了一套集成开发软件最初提供的是MAX+plus II软件，随着FPGA/CPLD的更新换代在21世初推出新一代FPGA/CPLD集成开发软件Quartus，是MAX+plus II的更新换代产品2.1 Quartus II综述 Quartus II软件是Altera的集成综合开发工具，它集成了Altera 的FPGA/CPLD开发中各个阶段的所有工具，并为第三方软件提供了无缝接口该工具支持逻辑门数在百万门级以上的逻辑器件的开发，还支持与结构无关的设计它是一款容易使用、人机界面友好的开发软件2.1.1 Quartus II软件的特点Altera Quartus II设计软件提供完整的多平台设计环境，含有FPGA/CPLD 设计所有阶段的解决方案具有非常多的优点：能够直接满足特定设计需要，为可编程芯片系统（SOPC）提供全面的设计环境；也为DSP Builder软件提供了集成综合环境；支持基于VHDL、Verilog HDL和AHDL的设计；支持原理图设计方式。

支持第三方的综合、仿真工具如支持综合工具Leonardo Sspectrum、Synplify Pro等，支持仿真工具ModelSim支持第三方的EDIF文件支持与结构无关的设计、提供强大的逻辑综合与优化功能Quartus II支持的器件包括：Stratix系列、Stratix II系列、Stratix III系列、Cyclone系列、Cyclone II系列、Cyclone III系列、HardCopyII系列、APEX II系列、FLEX10K系列、FLEX6000系列、MAX II系列、MAX 3000A系列、MAX 7000系列和MAX 9000系列等支持设计者使用LPM模块、Megacore模块和Opencore模块LPM模块均是基于Altera器件的结构进行了优化处理，是构建复杂和高级系统的重要组成部分在实际使用中，如果要使用Altera器件的特定功能，必须使用LPM模块才能做到，如各类片上存储器、DSP模块、LVDS驱动器、PLL模块、SERDES模块和DDIO模块Megacore模块是经过预先校验的HDL网表文件，用于实现复杂的系统级功能用户可以从Altera公司购买而获得这些Megacore模块。

Opencore模块是一种开放型的内核，设计者可以在购买前使用，对自己的设计进行评估支持多时钟定时分析和LogtcLock基于块的设计内嵌SignalTap II逻辑分析仪和功率估计器等高级工具易于实现引脚分配和时序约束2.1.2 Quartus II设计软件的流程和集成的工具 FPGA/CPLD的开发设计分为不同阶段，设计者使用Quartus II软件可以通过一系列流程来建立、组织和管理自己的设计使用Quartus II软件的设计流程，如图2.1所示2.1.3 Quartus II软件的用户界面 Quartus II软件的默认启动界面，如图2.2所示软件界面由标题栏、菜单栏、工具栏、资源管理窗口、编译状态显示窗、信息显示窗口和工程工作区等组成 1用户界面各个组成部分的作用 2重要操作命令介绍2.2 设计输入 使用Quartus II软件进行数字系统设计时，需要建立一个工程工程包括在可编程器件中最终实现设计需要的所有设计文件和其他相关的设置文件设计输入的方式有：原理图输入方式、文本输入方式、模块输入方式和EDA设计输入工具设计输入的流程，如图2.5所示2.2.1 建立工程 用户可以通过单击 File|New Project Wizard命令来打开工程向导，建立工程，指定工程工作目录，分配工程名称，指定顶层设计实体的名称。

还可以在工程中指定使用的设计文件、其它源文件、用户库和 EDA工具，以及目标器件工程文件类型，如表2.1所示文件类型说明扩展名Quartus II工程文件指定用来建立工程和与工程相关修订的 Quartus II软件版本qpfQuartus II设置文件包括分配编辑器、平面布局编辑器、Settings对话框、Tcl脚本或者 Quartus II可执行文件产生的所有修订范围内或者独立的分配工程中每个修订有一个 QSFqsfQuartus II工作空间文件包含用户偏好和其他信息，例如窗口位置，窗口中打开文件及其位置qwsQuartus II默认设置文件位于 win目录下，包括所有全局默认设置QSF 中的设置将替代这些设置qdf2.2.2 输入方式 工程建立以后，需要向其加入设计文件Quartus II软件支持文本格式的HDL文件、原理图格式的模块化文件和宏功能模块文件 1使用Quartus II模块编辑器 2使用Quartus II文本编辑器 3使用Altera宏功能2.3 约束输入 建立工程和设计之后，可以进行约束输入通过使用分配编辑器、Settings 对话框、TimeQuest分析器、引脚规划器、设计划分窗口和时序逼近平面布局来指定初始设计约束，如引脚分配、器件选项、逻辑选项和时序约束等。

约束和分配输入流程，如图2.6所示2.3.1 使用分配编辑器 分配编辑器用于在 Quartus II软件中建立、编辑节点和实体级分配在设计中为逻辑指定各种选项和设置，包括位置、I/O标准、时序、逻辑选项、参数、仿真和引脚分配它可以使能或者禁止单独分配功能，也可以为分配加入注释2.3.2 使用引脚规划器 Assignments 菜单下的可视化引脚规划器是分配引脚和引脚组的另一种工具它包括器件的封装视图，以不同的颜色和符号表示不同类型的引脚，并以其他符号表示I/O块引脚规划器使用的符号与器件数据手册中的符号非常相似而且它还包括已分配和未分配引脚的表格单击Assignments|Pin Planner命令，弹出引脚规划器窗口，如图2.12所示2.3.3 使用Settings对话框 用户单击Assignments|Settings命令，弹出Settings对话框，如图2.13所示2.4 综合 向工程中添加设计文件并设置引脚锁定后，就要对工程进行综合了综合在设计流程中很重要的部分，综合结果的优劣直接影响了布局布线的结果综合的主要功能是将HDL语言翻译成最基本的与、或、非门，RAM和触发器等基本逻辑单元的连接关系，即网表，并根据要求（约束条件）实现优化，生成的门级逻辑连接，输出网表文件，供下一步的布局布线用。

好的综合工具能够使设计占用芯片的资源更少、工作速度更快2.4.1 使用Quartus II软件集成的综合工具 使用 Quartus II 集成综合工具Analysis & Synthesis完全支持VHDL和Verilog HDL语言的设计文件用户可以在Settings对话框中选择使用的语言标准，同时还可以指定Quartus II软件非Quartus II软件函数映射到Quartus II软件函数的库映射文件（.lmf）上综合设计流程，如图2.14所示 1使用Quartus II逻辑选项 2使用Quartus II综合网表优化选项2.4.2 使用其他 EDA 综合工具 使用其它EDA 综合工具也可以综合VHDL或Verilog HDL设计，生成Quartus II 软件使用的 EDIF 网表文件或 VQM 文件Altera提供多种EDA综合工具使用的库Altera还为多种工具提供NativeLink 支持NativeLink技术有助于在 Quartus II 软件和其它 EDA工具之间无缝传送信息，并允许您从Quartus II图形用户界面中自动运行EDA工具 2.4.3 使用RTL查看器和状态机查看器分析综合结果 使用Quartus II的RTL Viewer和State Machine Viewer可以查看所设计的原理示意图。

首先单击Processing|Start|Start Analysis & Elaboration命令，对设计进行分析然后使用RTL Viewer 1RTL 查看器2.4.3 使用RTL查看器和状态机查看器分析综合结果 2状态机查看器2.4.3 使用RTL查看器和状态机查看器分析综合结果 3采用技术映射查看器分析综合结果2.5 布局布线 使用QuartusII软件的Fitter（适配器）可以对设计进行布局布线Fitter 使用由 Analysis & Synthesis 生成的网表文件，将工程的逻辑和时序要求与器件的可用资源相匹配它将每个逻辑功能分配给最佳逻辑单元位置，进行布线和时序分析，并选定相应的互连路径和引脚分配布局布线设计流程，如图2.21所示2.5.1 设置Fitter选项 单击Assingments|Settings|Fitter Settings命令，弹出Fitter Settings窗口，如图2.22所示2.5.2 设置物理综合优化选项 Quartus II 软件通过设置可以执行物理综合，它是根据设计者选择的优化目标而优化综合网表以达到提高速率或减少资源的目的物理综合优化是在编译流程的布局布线阶段发生的，是通过改变底层布局以优化网表，主要是改善设计的工作频率性能。

2.5.3 通过反标保留分配 通过反标器件资源分配可以保留上次编译的资源分配可以在工程中反标所有资源分配；还可以反标 LogicLock区域的大小和位置2.6 仿真 完成了设计输入以及成功综合、布局布线后，只能说明设计符合一定的语法规范但是否满足设计者要求的功能，是不能保证的，还需要通过仿真流程对设计进行验证仿真的目的就是在软件环境下，验证电路的行为和设想中的行为是否一致2.6.1 Quartus II仿真器设置 用户单击Assingments|Settings|Simulator Settings命令，弹出Simulator Settings窗口，如图2.27所示在此可以指定要执行的仿真类型，仿真所需的时间周期，向量激励源，以及其他仿真选项2.6.2 建立用于仿真的波形文件 对设计进行仿真，首先需要建立用于仿真的波形文件，即Vector Waveform File文件（.vwf），使用Quartus II的Waveform Editor（波形编辑器）可以建立和编辑用于波形格式仿真的输入向量文件使Waveform Editor支持向量波形文件（.vwf）、向量文件（.vec）和向量表输出文件（.tbl）。

常用的是向量波形文件2.7 编程与配置 工程编译之后，就可以对 Altera 器件进行编程或配置 Quartus II Compiler 的 Assembler 模块生成编程文件，Quartus II Programmer 可以用它与 Altera 编程硬件一起对器件进行编程或配置还可以使用Quartus II Programmer 的独立版本对器件进行编程和配置编程设计流程，如图2.33所示2.7.1 建立编程文件 Assembler自动将 Fitter的器件、逻辑单元和引脚分配转换为器件的编程镜像，其表现形式就是生成目标器件的一个或多个Programmer Object Files(.pof)或SRAM Object Files(.sof)文件可以在包括 Assembler模块的Quartus II 软件中启动完整编译，也可以单独运行 Assembler 1设置Assignments可以生成的其他格式编程文件 2创建.Jam文件、Jam字节代码文件、串行矢量格式文件或在系统配置文件2.7.2 器件编程和配置 生成的 Programmer Object 文件和 SRAM Object文件后，就可以对Quartus II软件支持的所有 Altera 器件进行编程或配置。

可以将Programmer 与 Alt。