实验三加法器功能测试及设计.doc

实验实验 3 加法器功能测试及设计加法器功能测试及设计专业：2011 级通信 学号：2010112058 姓名：李唐一一.实验目的实验目的1.掌握全加器的工作原理，逻辑功能及应用 2.了解多种加法器型号的选择及功能二二.实验仪器设备与主要器件实验仪器设备与主要器件试验箱一个；双踪示波器一个；稳压电源一台1四台二进制超前进位加法器 74LS283,74HC283;中国音响类四位超前进位全加 器 CD408;74LS00;74LS408;74LS32三．实验原理三．实验原理全加器是中规模组合逻辑器件，可实现二进制数据的加法运算，是计算机中 运算单元电路一位加法器有三个输入端，被加数，加数及低一位想本位的进 位，有两个输出端，即相加的和以及向高一位的进位输出全加器的真值表如 2-3-1 所示加法器在数据通路的应用中非常广泛，在各种电路中也有着广泛的应用四．实验内容四．实验内容（1）全加器真值表，验证 74LS283 的逻辑功能；观察实验现象分析用 4 位全加 器完成一位全加器或两位，三位全加器相加时电路应如何链接？进位输出的位 置是否在 C0 处显示，将结果填入表中； 全加器位数 输入进位与加数 被加数 和与输出进位 CiA3A2A1A0B3B2B1B0S3S2S1S0C0 100001000100100 210010001001010 300011010110000 411100011000111 411001011100011仿真图U174283NSUM_410 SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07VCC 5VX12.5 V X22.5 V X32.5 V X42.5 V X52.5 V 12345J1R15ΩR2 5ΩR3 5ΩR4 5ΩR5 5ΩR6 5ΩR7 5ΩR8 5ΩR9 5ΩVCC678910111213140（2）设计电路，完成一位全加器的十进制数的运算，实现 2+3=？，4+6=？，7+9=? 并用数码管显示结果。

画出完整的电路图并记录数据：数据记录表 加数二进制码被加数二进制码二进制和十进制和进位 00100011010150 010001101010100 011110010000161 仿真图VCC 5VU174LS283NSUM_410 SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07X12.5 V X22.5 V X32.5 V X42.5 V X52.5 V J1R1 5ΩR2 5ΩR3 5ΩR4 5ΩR5 5ΩR6 5ΩR7 5ΩR8 5ΩR9 5Ω12345678910111213140VCC(3)按图链接 B/BCD 码转换电路，将试验结果填入自拟表中，分析数据是否符合 要求然后按图 2-3-6 链接 BCD 加法电路，用数码管显示结果，观察是否符合 要求；自拟表（B/BCD 码转换电路）输入 输出 进位 A3A2A1A0S3S2S1S0C0 000000000 000100010 001000100 001100110 010001000 010101010 011001100 011101110 100011100 100111110 101000001 101100011 110000101 110100111 111001001 111101001 仿真图结果符合要求 仿真图（BCD 加法电路）结果与表 2-3-2 内容相符 （4）设计一个将 BCD 码的 8421 码转换成余 3 码的电路，写出真值表即表达式， 画出电路图。

调试电路，观察输入与输出是否符合要求？ 真值表 X（8421 码） Y （余 3 码） 00000011 00010100 00100101 00110110 01000111 01011000 01101001 01111010 10001011 10011100表达式：Y=X+0011 仿真图符合要求。