信号线时钟线地址线gpio串联小电阻作用.pdf

信号线时钟线地址线 GPIO 串联小电阻作用 转自： 如果阻抗不匹配会有什么不良后果呢？如果不匹配，则会形成反射，能量传递不过去，降低效率；会在传输线上形成驻波（简单的理解，就是有些地方信号强，有些地方信号弱） ，导致传输线的有效功率容量降低；功率发射不出去，甚至会损坏发射设备； 1、概括： 高速信号线中才考虑使用这样的电阻，在低频情况下，一般是直接连接； 这个电阻有两个作用，第一是阻抗匹配因为信号源的阻抗很低，跟信号线之间阻抗不匹配，串上一个电阻后，可改善匹配情况，以减少反射，避免振荡等； 第二是可以减少信号边沿的陡峭程度， 从而减少高频噪声以及过冲等， 因为串联的电阻，跟信号线的分布电容以及负载的输入电容等形成一个 RC 电路， 这样就会降低信号边沿的陡峭程度，大家知道，如果一个信号的边沿非常陡峭，含有大量的高频成分，将会辐射干扰，另外，也容易产生过冲； 2、详述（阻抗匹配） 阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式阻抗匹配分为低频和高频两种情况讨论 我们先从直流电压源驱动一个负载入手，由于实际的电压源，总是有内阻的（请参看输出阻抗一问） ，我们可以把一个实际电压源，等效成一个理想的电压源跟一个电阻 r 串联的模型，假设负载电阻为 R，电源电动势为 U，内阻为 r，那么我们可以计算出流过电阻 R 的电流为：I=U/(R+r)，可以看出，负载电阻 R 越小，则输出电流越大负载 R 上的电压为：Uo=IR=U/[1+(r/R)]，可以看出，负载电阻 R 越大，则输出电压 Uo 越高再来计算一下电阻 R 消耗的功率为： P=I2×R=[U/(R+r)]2×R=U2×R/(R2+2R×r+r2) =U2×R/[(R-r)2+4×R×r] =U2/{[(R-r)2/R]+4×r} 对于一个给定的信号源， 其内阻 r 是固定的， 而负载电阻 R 则是由我们来选择的注意式中[(R-r)2/R]，当 R=r 时，[(R-r)2/R]可取得最小值 0，这时负载电阻 R 上可获得最大输出功率 Pmax=U2/(4×；r)即，当负载电阻跟信号源内阻相等时，负载可获得最大输出功率，这就是我们常说的阻抗匹配之一， 对于纯电阻电路， 此结论同样适用于低频电路及高频电路， 当交流电路中含有容性或感性阻抗时，结论有所改变，就是需要信号源与负载阻抗的实部相等，虚部互为相反数，这叫做共扼匹配； 在低频电路中，我们一般不考虑传输线的匹配问题，只考虑信号源跟负载之间的情况，因为低频信号的波长相对于传输线来说很长，传输线可以看成是“短线” ，反射可以不考虑（可以这么理解：因为线短，即使反射回来，跟原信号还是一样的） 。

从以上分析我们可以得出结论：如果我们需要输出电流大，则选择小的负载 R；如果我们需要输出电压大，则选择大的负载 R；如果我们需要输出功率最大，则选择跟信号源内阻匹配的电阻 R，有时阻抗不匹配还有另外一层意思，例如一些仪器输出端是在特定的负载条件下设计的， 如果负载条件改变了， 则可能达不到原来的性能， 这时我们也会叫做阻抗失配； 在高频电路中， 我们还必须考虑反射的问题当信号的频率很高时， 则信号的波长就很短，当波长短得跟传输线长度可以比拟时， 反射信号叠加在原信号上将会改变原信号的形状， 如果传输线的特征阻抗跟负载阻抗不相等（即不匹配）时，在负载端就会产生反射，为什么阻抗不匹配时会产生反射，以及特征阻抗的求解方法，牵涉到二阶偏微分方程的求解，在这里我们不细说了，有兴趣的可参看电磁场与微波方面书籍中的传输线理论传输线的特征阻抗（也叫做特性阻抗）是由传输线的结构以及材料决定的，而与传输线的长度，以及信号的幅度、频率等均无关 例如，常用的闭路电视同轴电缆特性阻抗为 75Ω，而一些射频设备上则常用特征阻抗为 50Ω的同轴电缆另外还有一种常见的传输线是特性阻抗为 300Ω的扁平平行线，这在农村使用的电视天线架上比较常见， 用来做八木天线的馈线因为电视机的射频输入端输入阻抗为 75Ω，所以 300Ω的馈线将与其不能匹配实际中是如何解决这个问题的呢？不知道大家有没有留意到，电视机的附件中，有一个 300Ω到 75Ω的阻抗转换器（一个塑料封装的，一端有一个圆形的插头的那个东东， 大概有两个大拇指那么大） 它里面其实就是一个传输线变压器，将 300Ω的阻抗，变换成 75Ω的，这样就可以匹配起来了这里需要强调一点的是，特性阻抗跟我们通常理解的电阻不是一个概念， 它与传输线的长度无关， 也不能通过使用欧姆表来测量为了不产生反射， 负载阻抗跟传输线的特征阻抗应该相等， 这就是传输线的阻抗匹配如果是电路板上的高速信号线与负载阻抗不匹配时，会产生震荡，辐射干扰等； 当阻抗不匹配时，有哪些办法让它匹配呢？第一，可以考虑使用变压器来做阻抗转换，就像上面所说的电视机中的那个例子那样；第二，可以考虑使用串联/并联电容或电感的办法，这在调试射频电路时常使用；第三，可以考虑使用串联/并联电阻的办法一些驱动器的阻抗比较低，可以串联一个合适的电阻来跟传输线匹配，例如高速信号线，有时会串联一个几十欧的电阻。

而一些接收器的输入阻抗则比较高，可以使用并联电阻的方法，来跟传输线匹配，例如，485 总线接收器，常在数据线终端并联 120 欧的匹配电阻； 浅谈四层板和 33 欧电阻 选用四层板不仅是电源和地的问题， 高速数字电路对走线的阻抗有要求， 二层板不好控制阻抗 33 欧电阻一般加在驱动器端，也是起阻抗匹配作用的；布线时要先布数据地址线，和需要保证的高速线在高频的时候， PCB板上的走线都要看成传输线传输线有其特征阻抗，学过传输线理论的都知道，当传输线上某处出现阻抗突变(不匹配)时，信号通过就会发生反射，反射对原信号造成干扰，严重时就会影响电路的正常工作采用四层板时，通常外层走信号线，中间两层分别为电源和地平面，这样一方面隔离了两个信号层，更重要的是外层的走线与它们所靠近的平面形成称为“微带”(microstrip)的传输线，它的阻抗比较固定，而且可以计算对于两层板就比较难以做到， 这样这种传输线阻抗主要于走线的宽度、 到参考平面的距离、敷铜的厚度以及介电材料的特性有关，有许多现成的公式和程序可供计算 33 欧电阻通常串连放在驱动的一端(其实不一定 33 欧，从几欧到五、六十欧都有，视电路具体情况) ，其作用是与发送器的输出阻抗串连后与走线的阻抗匹配，使反射回来(假设解收端阻抗没有匹配)的信号不会再次反射回去(吸收掉)， 这样接收端的信号就不会受到影响接收端也可以作匹配，例如采用电阻并联，但在数字系统比较少用，因为比较麻烦，而且很多时候是一发多收，如地址总线，不如源端匹配易做； 这里所说的高频，不一定是时钟频率很高的电路，是不是高频不止看频率，更重要是看信号的上升下降时间通常可以用上升(或下降)时间估计电路的频率，一般取上升时间倒数的一半，比如如果上升时间是 1ns，那么它的倒数是 1000MHz，也就是说在设计电路是要按500MHz 的频带来考虑有时候要故意减慢边缘时间，许多高速 IC 其驱动器的输出斜率是可调的。

总结： 如果是高速信号线上串小电阻，那就应该是终端阻抗匹配 如果是 GPIO 口上串了小电阻，很可能是抗小能量电压脉冲的 简单的例子：一个串口通讯的提示信号，当接上串口时，因为瞬间的插拔产生了一个很窄的电压脉冲，如果这个脉冲直接打到 GPIO 口，很可能打坏芯片，但是串了一个小电阻，很容易把能力给消耗掉 如果脉冲是 5mA 5.1V，那么过了 30ohm 后就是 5v 左右了[/QUOTE] 用在 GPIO 口上，除了这个保护功能之外，还有一个可能就是便于测试和兼容设计了。