EDA技术实用教程（第三版） 教学课件 ppt 作者 潘松 黄继业第二章.pdf

EDA 技术实用教程技术实用教程 第 2 章 EDA设计流程及其工具 第 2 章 EDA设计流程及其工具 2.1 设计流程设计流程 K K X康芯科技 康芯科技 图图2-1 应用于应用于FPGA/CPLD的的EDA开发流程开发流程 2.1 设计流程设计流程 K K X康芯科技 康芯科技 2.1.1 设计输入设计输入(原理图／原理图／HDL文本编辑文本编辑) 1. 图形输入图形输入 状态图输入状态图输入波形图输入波形图输入原理图输入原理图输入 在在EDA软件的图形编辑界面上绘 制能完成特定功能的电路原理图 软件的图形编辑界面上绘 制能完成特定功能的电路原理图 2. HDL文本输入文本输入 将使用了某种硬件描述语言将使用了某种硬件描述语言(HDL)的电路设计文本， 如 的电路设计文本， 如VHDL或或Verilog的源程序，进行编辑输入的源程序，进行编辑输入 2.1 设计流程设计流程 K K X康芯科技 康芯科技 2.1.2 综合 整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、 原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件 进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电 路描述网表文件。

综合 整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、 原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件 进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电 路描述网表文件 2.1.3 适配 将由综合器产生的网表文件配置于指定的目标器件中，使之产 生最终的下载文件，如JEDEC、Jam格式的文件 适配 将由综合器产生的网表文件配置于指定的目标器件中，使之产 生最终的下载文件，如JEDEC、Jam格式的文件 2.1 设计流程设计流程 K K X康芯科技 康芯科技 2.1.4 时序仿真与功能仿真时序仿真与功能仿真 时序仿真时序仿真 接近真实器件运行特性的仿真接近真实器件运行特性的仿真 功能仿真功能仿真 直接对VHDL、原理图描述或其他描 述形式的逻辑功能进行测试模拟 直接对VHDL、原理图描述或其他描 述形式的逻辑功能进行测试模拟 2.1.5 编程下载编程下载 2.1.6 硬件测试硬件测试 2.2 ASIC及其设计流程及其设计流程 K K X康芯科技 康芯科技 ASIC(Application Specific Integrated Circuits，专用集成电路，专用集成电路) 数字数字 ASIC 数模数模 混合混合 模拟模拟 ASIC ASIC ASIC 图图2-2 ASIC分类分类 2.2 ASIC及其设计流程及其设计流程 K K X康芯科技 康芯科技 2.2.1 ASIC设计方法设计方法 图图2-3 ASIC实现方法实现方法 ASIC 设计方法设计方法 全定制法全定制法 半定制法半定制法 门阵列法门阵列法标准单元法标准单元法 可编程逻辑器件法可编程逻辑器件法 K K X康芯科技 康芯科技 2.2.2 一般一般ASIC设计的流程设计的流程 2.2.2 一般ASIC设计的流程2.2.2 一般ASIC设计的流程2.2.2 一般ASIC设计的流程2.2.2 一般ASIC设计的流程2.2.2 一般ASIC设计的流程2.2.2 一般ASIC设计的流程2.2.2 一般ASIC设计的流程2.2.2 一般ASIC设计的流程2.2.2 一般ASIC设计的流程2.2.2 一般ASIC设计的流程2.2.2 一般ASIC设计的流程2.2.2 一般ASIC设计的流程 系统规范说明系统划分 逻辑设计 与综合 综合后仿真版图设计 baud clk resetL bclk u_rec resetL bclk rxd rec_ready [7:0] rdata[7:0] u_xmit clk bclk resetL xmit_cmd [7:0] xdata[7:0] txd xmit_done rec_ready rdata[7:0] [7:0] rxd xmit_donexmit_cmd xdata[7:0] [7:0] txd bclk resetL clk 版图验证 参数提取 与后仿真 R S QD 0 1 制版、流片芯片测试 图图2-4 ASIC设计流程设计流程 2.3 常用常用EDA工具工具 K K X康芯科技 康芯科技 2.3.1 设计输入编辑器设计输入编辑器 2.3.2 HDL综合器综合器 FPGA Compiler II、、DC-FPGA综合器、综合器、 Synplify Pro综合器、综合器、LeonardoSpectrum综合 器和 综合 器和Precision RTL Synthesis综合器综合器 2.3.3 仿真器仿真器 VHDL仿真器仿真器Verilog仿真器仿真器 Mixed HDL仿真器仿真器其他其他HDL仿真器仿真器 2.3.4 适配器适配器 2.3.5 下载器下载器 2.4 QuartusII 简介简介 K K X康芯科技 康芯科技 图形或 HDL编辑 编程器 设计输入综合或编译适配器件下载 仿真 Analysis & Synthesis （分析与综合） Filter （适配器） Assembler （编程文件汇编） Timing Analyzer （时序分析器） 图图1-9 Quartus II设计流程设计流程 2.5 IP核简介核简介 K K X康芯科技 康芯科技 IP (Intellectual Property) 软软IP 固固IP 硬硬IP 习 题习 题 K K X康芯科技 康芯科技 1-1 叙述叙述EDA的的FPGA/CPLD设计流程。

设计流程 1-2 IP是什么？是什么？IP与与EDA技术的关系是什么？技术的关系是什么？ 1-3 叙述叙述ASIC的设计方法的设计方法 1-4FPGA/CPLD在在ASIC设计中有什么用处？设计中有什么用处？ 1-5 简述在基于简述在基于FPGA/CPLD的的EDA设计流程中所涉及的设计流程中所涉及的 EDA工具，及其在整个流程中的作用工具，及其在整个流程中的作用。