好文档就是一把金锄头!
欢迎来到金锄头文库![会员中心]
电子文档交易市场
安卓APP | ios版本
电子文档交易市场
安卓APP | ios版本

TTL、CMOS器件的互连详解.docx

9页
  • 卖家[上传人]:亦***
  • 文档编号:199868481
  • 上传时间:2021-10-03
  • 文档格式:DOCX
  • 文档大小:102.87KB
  • / 9 举报 版权申诉 马上下载
  • 文本预览
  • 下载提示
  • 常见问题
    • TTL. CMOS器件的互连1:逻辑器件的互连总则在不同逻辑电平器件之间进行互连时主要考虑以下几点:电平关系,必须保证在各自的电平范围内工作,否则,不能满足正常逻辑功能,严重时会烧 毁芯片驱动能力,必须根据器件的特性参数仔细考虑,计算和试验,否则很可能造成隐患,在电源 波动,受到干扰时系统就会崩溃时延特性,在高速信号进行逻辑电平转换时,会带来较大的延时,设计时一定要充分考虑其 容限选用电平转换逻辑芯片时应慎重考虑,反复对比通常逻辑电平转换芯片为通用转换芯片,可靠 性高,设计方便,简化了电路,但对于具体的设计电路一定要考虑以上三种情况,合理选用对于数字电路来说,各种器件所需的输入电流、输出驱动电流不同,为了驱动大电流器件、远距 离传输、同时驱动多个器件,都需要审查电流驱动能力:输出电流应大于负载所需输入电流;另一方 面,TTL、CMOS、ECL等输入、输出电平标准不一致,同时采用上述多种器件时应考虑电平之间的 转换问题我们在电路设计中经常遇到不同的逻辑电平之间的互连,不同的互连方法对电路造成以下影响:对逻辑电平的影响应保证合格的噪声容限(Vohmin - Vihmin>0.4V ,Vilmax - Volmax >0.4V),并且输出电压不超过输入电压允许范围。

      对上升/下降时间的影响应保证Tplh和Tphl满足电路时序关系的要求和EMC的要求对电压过冲的影响过冲不应超出器件允许电压绝对最大值,否则有可能导致器件损坏TTL和CMOS的逻辑电平关系如下图所示:CMOS(4.5 V-5.5 V)5VTTL(4.5 V-5.5 V)5VLVTTL(3 V — 3-6 V)LVCMOS(2 7 V — 3.6 V)VQH4.4 4 V3.5 V3.3 V3.3 VVqh —|— vcc_oiVTHIHIHVTVTHL L VIVOVO0.7 VCC0.5 VCC0.2 VCCVO图1: TTL和CMOS的逻辑电平关系图Low-voltage levelsVcc= 2.7 • 3.6VV、1.2V 图2 :低电压逻辑电平标准3.3V的逻辑电平标准如前面所述有三种,实际的3.3V TTL/CMOS逻辑器件的输入电平参数一般都使用LVTTL或3.3V逻辑电平标准(一般很少使用LVCMOS输入电平),输出电平参数在小电流 负载时高低电平可分别接近电源电压和地电平(类似LVCMOS输出电平),在大电流负载时输出电 平参数则接近LVTTL电平参数,所以输出电平参数也可归入3.3V逻辑电平,另外,一些公司的手册 中将其归纳如LVTTL的输出逻辑电平,也可以。

      在下面讨论逻辑电平的互连时,对3.3V TTL/CMOS的逻辑电平,我们就指的是3.3V逻辑电平或 LVTTL逻辑电平常用的 TTL 和 CMOS 逻辑电平分类有:5VTTL、5V CMOS. 3.3V TTL/CMOS. 3.3V/5V Tol.、 和OC/OD门其中:3.3V/5V Tol.是指输入是3.3V逻辑电平,但可以忍受5V电压的信号输入3.3V TTL/CMOS逻辑电平表示不能输入5V信号的逻辑电平,否则会出问题注意某些5V的CMOS逻辑器件,它也可以工作于3.3V的电压 但它与真正的3.3V器件是LVTTL 逻辑电平)不同,比如其VIH是2.31V ( = 0.7x3.3V ,工作于3.3V )(其实是LVCMOS逻辑输入 电平),而不是2.0V,因而与真正的3.3V器件互连时工作不太可靠,使用时要特别注意,在设计时 最好不要采用这类工作方式值得注意的是有些器件有单独的输入或输出电压管脚,此管脚接3.3V的电压时,器件的输入或输 出逻辑电平为3.3V的逻辑电平信号,而当它接5V电压时,输入或输出的逻辑电平为5V的逻辑电平 信号,此时应该按该管脚上接的电压的值来确定输入和输出的逻辑电平属于哪种分类。

      对于可编程器件(EPLD和FPGA)的互连也要根据器件本身的特点进行处理以上5种逻辑电平类型之间的驱动关系如下表:输入15V riL3.3V/5VTol.3.3V ulc MOS5VCMOS输 出5VTTLJV厂 3.3V11LCMOSJVV*5V CMOSVOC/OD上抻一上抻上拉上拉上表中打钩(V )的表示逻辑电平直接互连没有问题,打星号(?)的表示要做特别处理对于打星号(?)的逻辑电平的互连情况,具体见后面说明一般对于高逻辑电平驱动低逻辑电平的情况如简单处理估计可以通过串接io -1K欧的电阻来实 现,具体阻值可以通过试验确定,如为可靠起见,可参考后面推荐的接法从上表可看出OC/OD输 出加上拉电阻可以驱动所有逻辑电平,5VTTL和3.3V/5VTOI.可以被所有逻辑电平驱动所以如果 您的可编程逻辑器件有富裕的管脚,优先使用其OC/OD输出加上拉电阻实现逻辑电平转换;其次才 用以下专门的逻辑器件转换对于其他的不能直接互连的逻辑电平,可用下列逻辑器件进行处理 TI的AHCT系列器件为5V TTL输入、5V CMOS输出TI的LVC/LVT系列器件为TTL/CMOS逻辑电平输入、3.3V TTL ( LVTTL )输出,也可以用双轨器件 替代。

      注意:不是所有的LVC/LVT系列器件都能够运行5V TTL/CMOS输入,一般只有带后缀A的和 LVCH/LVTH系列的可以,具体可以参考其器件手册2 : 5V TTL门作驱动源•驱动 3.3V TTL/CMOS通过LVC/LVT系列器件(为TTL/CMOS逻辑电平输入,LVTTL逻辑电平输出)进行转换•驱动 5V CMOS 可以使用上拉5V电阻的方式解决,或者使用AHCT系列器件(为5V TTL输入、5VCM0S输出)进行转换3 : 3.3V TTL/CMOS门作驱动源•驱动 5VCM0S使用AHCT系列器件(为5V TTL输入、5V CMOS输出)进行转换(3.3V TTL电平(LVTTL )与 5V TTL电平可以互连)4 : 5V CMOS门作驱动源•驱动 3.3V TTL/CMOS通过LVC/LVT器件(输入是TTL/CMOS逻辑电平,输出是LVTTL逻辑电平)进行转换5 : 2.5V CMOS逻辑电平的互连随着芯片技术的发展,未来使用2.5V电压的芯片和逻辑器件也会越来越多,这里简单谈一下2.5V 逻辑电平与其他电平的互连,主要是谈一下2.5V逻辑电平与3.3V逻辑电平的互连。

      注意:对于某 些芯片,由于采用了优化设计,它的2.5V管脚的逻辑电平可以和3.3V的逻辑电平互连,此时就不需 要再进行逻辑电平的转换了1) 3.3V TTL/CMOS逻辑电平驱动2.5V CMOS逻辑电平2.5V的逻辑器件有LV、LVC、AVC、ALVT、ALVC等系列,其中前面四种系列器件工作在2.5V时 可以容忍3.3V的电平信号输入,而ALVC不行,所以可以使用LV、LVC、AVC、ALVT系列器件来 进行3.3V TTL/CMOS逻辑电平到2.5V CMOS逻辑电平的转换2) 2.5V CMOS逻辑电平驱动3.3V TTL/CMOS逻辑电平2.5V CMOS逻辑电平的VOH为2.0V ,而3.3V TTL/CMOS的逻辑电平的VIH也为2.0V ,所以直 接互连的话可能会出问题(除非3.3V的芯片本身的VIH参数明确降低了 )此时可以使用双轨器件 SN74LVCC3245A来进行2.5V逻辑电平到3.3V逻辑电平的转换,另外,使用OC/OD们加上拉电 阻应该也是可以的。

      点击阅读更多内容
      关于金锄头网 - 版权申诉 - 免责声明 - 诚邀英才 - 联系我们
      手机版 | 川公网安备 51140202000112号 | 经营许可证(蜀ICP备13022795号)
      ©2008-2016 by Sichuan Goldhoe Inc. All Rights Reserved.