电子钟设计.doc

电电子子电电路路设设计计与与制制作作 实实验验报报告告专业班级：专业班级： 电子信息科学与技术电子信息科学与技术 0808 级级 学学 号：号： XXXXXXXXXXXXXXXXXXXX 姓姓 名：名： XXXXXX 完成时间：完成时间： 20112011 年年 6 6 月月 2424 日日 电子电路设计与制作报告电子电路设计与制作报告数字电子钟设计数字电子钟设计一、一、设计目的设计目的数字钟是一种用数字电路技术实现时,分,秒计时的装置,与机械式时钟相比 具有更高 的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了 广泛的使用 数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑 电路和时序电路 因此,我们此次设计数字钟就是为了了解数字钟的原理,从而 学会制作数字钟 而且通过数字钟的制作进一步的了解各种在制作中用到的中 小规模集成电路的作用及实用方法。

且由于数字钟包括组合逻辑电路和时序电 路通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用 方法二、二、设计要求设计要求 1设计指标设计指标 1)时间以 24 小时为一个周期; 2)显示时,分,秒; 3)具有校时功能,可以分别对时及分进行单独校时,使其校正到标准 时间; 4)计时过程具有报时功能,当时间到达整点前 10 秒进行蜂鸣报时; 5)为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准 信号 2设计要求设计要求 1)画出电路原理图; 2)元器件及参数选择;三、三、基本工作原理基本工作原理数字电子钟要想最终设计成功必须要有精确而稳定的秒信号产 生， 通常先用石英晶体振荡器产生 32768Hz 的脉冲，经过整形、 分频产生 1Hz 的秒脉冲分频用 CD4060 分出 2Hz 的脉冲，再用 CD4013 分出 1Hz 的脉冲然后 1Hz 脉冲送到秒计数器的个位，秒 计数器是由两块 74LS90 组成的六十进制计数器进位脉冲接分计 数器个位的 CLK 端，分计数器也是由两块 74LS90 组成的六十进制 计数器，分计数器的进位脉冲时计数器的 CLK 端，时计数器是由两 块 74LS90 组成的二十四进制计数器。

各个计数器分别接译码器， 各个译码器分别接显示器电路的基本原理就是这样，下面我将介 绍各个模块的具体功能及原理以下是我在下面整合的全电路原理 图图 1 总体原理图四、四、数字电子钟结构数字电子钟结构将时钟信号输给秒模块，秒模块的进位输给分模块，分模块进位输入给时模块， 切换的时候使用 2 选 1 数据选择器进行切换，电路框图如下图 2 数字电子钟结构图该方案用总线结构，主要功能集中在模块内部，模块功能较为独立，模块间连线简单， 易于扩展，但设计难度大，门电路数量也比较多1.1. 震荡、分频电路震荡、分频电路震荡电路是数字电子钟的基础，电路输出一个频率为 1Hz 的时钟信号作为电子钟的秒信号由于石英晶体振荡器所产生的频率比较稳定和精确，所以选择石英晶体 来产生振荡选用 32768Hz 的石英晶振，经过分频率后，可产生频率为 1Hz 的时钟信号由于晶体振荡器产生的时钟信号频率高，不可直接作为秒信号的时钟输入信号，所以要对晶体振荡器产生的信号进行分频方法：由于 2 的 15 次方刚好是 32768Hz，所以对晶体振荡器产生的信号进行 15 次分频后，即可得到 1Hz 的时钟信号图 3 1HZ 脉冲产生电路2.2. 计数器电路计数器电路根据设计要求，电子钟由秒，分，时，三部分组成，下面分别对三部分电路进行阐述。

1秒位计数器由于以上所说晶体振荡器产生频率为 32768Hz 时钟信号经过 15 次分频后即可产生 1Hz 的时钟信号，所以可以直接把所得的 1Hz 信号作为秒位计数器的时钟信号计数方面选择具有计数功能的 74LS90 芯片，采用反馈清零方法，组成60 进制的计数器，60 秒之后产生进位信号，与电子钟的秒位 60 后进位相对应2分位计数器分位计数器同样采用 74LS90 芯片，用秒位的进位信号作为时钟信号，秒位 60 秒产生一个进位信号，当秒位产生一次进位信号，分位相应地计一个数，与数字电子钟秒位 60 秒后分位计数一次相对应同时用 74LS90 采用反馈清零法组成一个 60 进制计数器，计数到 60 后产生一个进位信号，作为时信号的时钟信号3时位计数器原理跟以上阐述的一样，分位计数到 60 后产生一个进位信号作为时位的时钟信号，60 分钟后，时位计一次数，与数字电子钟相对应同样用 74LS90 计数，所不同的是在时位需要用反馈清零法组成一个 24进制计数器图 4 译码电路3.3. 译码显示电路译码显示电路译码显示是将计数器的状态直观地显示出来由于计数器输出的是一个 8421BCD 码，所以可以用 74LS47 显示译码器与 2 位共阴极数码管进行译码显示。

4.4. 校时电路校时电路数字电子钟必须具有校时功能才有现实意义，所以对设计的电子钟加校时电路方法：利用开关和或门电路达到校时功能，由于机械开关在工作时有时会产生抖动现象，造成校时错误，或者跳得比较多，或者比较快，所以应加去抖电路五、五、心得及总结：心得及总结： 经过长达两个星期的设计与思考，最终在 Protel 上完成了数字钟的原理图绘制和 PCB 布线其间遇到了许多问题，但最后都一一得到解决现将心得体会总结如下：1. 设计初期要考虑周到，否则后期改进很困难应该在初期就多思考几个方案，进行比较论证，选择最合适的方案动手设计总体设计在整个设计过程中非常重要，应该花较多的时间在上面2. 方案确定后，才开始设计设计时，多使用已学的方法，如列真值表，化简逻辑表达式，要整体考虑，不可看一步，做一步在整体设计都正确后，再寻求简化的方法3. 尽可能是电路连线有序，模块之间关系清楚，既利于自己修改，也利于与别人交流如果电路乱的连自己都看不懂，那还如何改进和扩展4. 应该有较好的理论基础，整个实验都是在理论的指导下完成了，设计过程中使用了许多理论课上学的内容，如真值表等本次设计把理论应用到了实践中，同时通过设计，也加深了自己对理论知识的理解和掌握。