设计三人表决电路.ppt

项目九 设计制作三人表决电路•任务１ 分析编码器 •任务2 认识译码器 •任务3 设计组合逻辑电路 •操作指导看一看：三人表决电路实 物 示 意 图电 路 组 成 框 图图中有两个双四输入与非门CD4012和一个OC门，当三个按 钮S1、S2、S3中有两个或两个以上闭合的时候，表示成功的 灯就亮了元器件选择序 号分 类名 称型号规格数量1IC1、IC2双四输入与非门CD40122 2IC3OC门ULN2003AN1 3R1～R6电阻47kΩ6 R7电阻27kΩ1 R8电阻2.7kΩ1 4C1～C3圆片电容0.01μF3 5S1～S3按钮3 6LED红发光二极管1 7 其它 实验板（万能板）、集成电路插座16引脚一块 、14引脚两块表9-1 元器件明细表任务１ 分析编码器编码器——是一种组合逻辑电路组合逻辑电路是没有记 忆功能的 ，其任何时刻的输出状态直接由当时的输入状 态决定，而与电路前一个时刻的状态无关 一、认识组合逻辑电路二、组合逻辑电路的分析步骤• 1．由逻辑电路图写出逻辑函数表达式• 2．化简• 3．分析逻辑功能表9-2 真值表总结：组合逻辑电路的分析步骤B C Y0 0 00 1 11 0 11 1 0具有异或门的逻辑 功能B、C输入相同输出为“0”； B 、C输入不同，输出为“1” 二、编码器 编码——就是将符号或数码按一定的规律编排成一组组代码 ，并使每组代码具有一定的含义。

编码器——能够完成数字编码的电路称为编码器 常见编码器——二进制编码器和二-十进制编码器 • 1．二进制编码器——是用n位二进制代码对2n个信号进 行编码的电路 举例：三位二进制编码器逻辑图 由编码的逻辑电路可以得到Y2 、Y1 、Y0 的逻辑函数表达式 ：Y0 = I1 + I3 + I5 + I7Y1 = I2 + I3 + I6 + I7Y2 = I4 + I5 + I6 + I7十 进输 入输 出制 数变 量Y2 Y1 Y00 1 2 3 4 5 6 7I0 I1 I2 I3 I4 I5 I6 I70 0 0 0 0 10 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1在任何时刻，编码器只能对一个输入信号进行编码，可根据需要输入 有效电平，可以输入高电平有效也可以输入低电平有效三位 二进 制编 码器 真值 表所以三位二进制编码器的输入端有8个，输出端有3个， 集成三位二进制编码器称为8-3线编码器。

• 2．二-十进制编码器——将十进制数字0～9编成二进 制代码的电路，叫做二-十进制编码器Y3 = I8 + I9 Y2 = I4 + I5 + I6 + I7Y1 = I2 + I3 + I6 + I7Y0 = I1 + I3 + I5 + I7输出端有4个输入端 有10个输出的逻辑函数表达式：• 编码器的真值表如按下“I1”则I1输入为高电平，于是Y0输出为1，而Y3、Y2 、Y1均输出为0,整个编码器输出为0001,如按下“I7”则Y2、 Y1、Y0输出为1,Y3为0,整个输出为0111十 进输 入输 出制 数变 量Y3 Y2 Y1 Y0 0 1 2 3 4 5 6 7 8 9I0 I1 I2 I3 I4 I5 I6 I7 I8 I90 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1学习要点• 1．分析组合逻辑电路的步骤是：• 2. 编码就是将符号或数码按一定的规律编排成一 组组代码，并使每组代码具有一定的含义。

能够 完成编码的电路称为编码器编码器有二进制编 码器和十进制编码器等——优先编码器• 优先编码器能按信号的优先级别进行编码 • 常用CT74LS147型10/4线优先编码器图9-7 CT74LS147的外形 T74LS147引脚排列任务2 认识译码器 一、译码器译码器——是将具有特定含义的二进制代码“翻译”成相应的 输出信号，译码器和编码器互为逆过程 常见的译码器——有二进制译码器、十进制译码器和显示译 码器等表9-6 2线——4线译码器真值表图9-9 2线—4线译码器SB A 1 × ×1 1 1 10 00 00 0 0 1 1 0 1 111 1 0 1 1 0 1 1 0 1 1 0 1 1 1二、译码器的功能 1．二进制译码器 二进制译码器是将二进制代码的各种状态，按其原意“翻译” 成对应的输出信号的电路n位二进制代码有2n个取值组 合，对应的输出信号就有2n个2．二—十进制译码器 将二—十进制代码翻译成0～9十个十进制数信号的电路叫 做二—十进制译码器通常也叫做4线——10线译码器。

A、B是两 个输入端 、Y3Y2Y1Y0是 四个输出端2线－4线译码器示意图下图为8421BCD码译码器逻辑图，输出低电平有效当DCBA分别为0000～1001十个8421BCD码时，就可以 得到8421BCD译码器的真值表 表9-7 8421BCD译码器真值表例如：8421BCD译码器的输入端DCBA＝0000时，输出Y0＝0,而Y1＝Y2 ＝……＝Y9＝1Y0被译出D C B AY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0• 2.数码显示器分段数码显示器半导体数码显示器液晶显示器荧光显示器（1）半导体数码显示器（LED数字显示器）图9-13 LED数字显示器 图9-14 LED数字显示器的外形图分段数码显示器 应用较为广泛图9-12 七段显示器字形1）LED数字显示器各引脚的功能为： • 1a、b、c、d、e、f、g：字形七段输入端。

• 2VCC：电源 • 3GND：接地端 • 4dp：小数点输入端 2）LED数字显示器内部发光二极管的接法有两种——共阴 极和共阳极接法，如图9-15所示2）液晶显示器（LCD） LCD还具有显示柔和、字迹清晰、体积小、重量轻、可靠性 高、使用寿命长等优点共 阳 极 共 阴 极• 3.BCD—七段显示译码器 举例：集成译码器CT74LS247的外形及引脚排列图a） 外形图 b） 引脚排列 介绍：GND为接地端VCC为电源端，A3、A2、A1、A0 为代码输入端， 、 、 、 、 、 、 为逻辑信号（译码）输 出端， 为试灯端， 为灭灯端， 为清零端 CT74LS247译码器的译码输出端分别与七段显示器的各段 相连表9-8 CT74LS247译码器功能表学习要点：• 1．译码器就是将具有特定含义的二进制代码按其 原意“翻译”出来，并转换成相应的输出信号 • 2．常用的译码器有二进制译码器、二——十进制 译码器和显示译码器三类 • 3．分析各类译码器和识读常见集成译码器任务3 设计组合逻辑电路一、两种加法器的逻辑符号图• 半加器是用来完成两个一位二进制数求和的逻辑电路。

不 考虑来自低位的进位信号，所以有两个输入端、两个输出 端Ai、Bi为半加器的两个输入端，即加数和被加数；Si 为本位相加的和，Ci为向高位的进位信号 • 全加器是实现二进制全加的运算，它的特点是考虑来自低 位的进位信号，能够完成被加数、加数和低位送来的进位 数三者的相加所以全加器有三个输入端：Ai、Bi、Ci-1； 两个输出端：和数Si和向高位的进位Ci半加 器的 逻辑 符号 全加 器的 逻辑 符号二、加法器设计方法• 1．半加器 设Ai、Bi为半加器的两个输入端，即加数和被加数；Si为本 位相加的和，Ci为向高位的进位信号根据半加器的运算 要求，列出半加器的真值表,见表9-9由真值表写出Si和Ci的逻辑函数表达式输 入输 出 Ai Bi Si Ci0 00 11 01 10 01 01 00 1表达式的写法：从表 中找出输输出为为1的各行 ，把每行的输输入变变量 写成乘积积的形式，遇 到0的输输入变变量加非号画出逻辑电路图• 2．全加器 设全加器用Ai、Bi、Ci-1分别表示三个输入端，即被加数、 加数和低位送来的进位数；两个输出端分别用Si、Ci表示 和数和向高位的进位数。

根据全加器的要求,列出全加器 的真值表，如表9-10所示由真值表写出逻辑表达式为： 输 入输 出 Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1化简逻辑表达式：根据逻辑表达式，画出逻辑图三、设计一个三人表决电路要求：电路供A、B、C三个人投票表决使用，每人一个按键 ，赞成就按下按键，用“1”表示，不赞成就不按，用“0”来 表示当两人或两人以上同意时，才能通过，表决结果用 发光二极管来指示，亮（通过）即“1”，不亮（不通过） 即“0”要求用“与非门”电路来实现该逻辑功能 （1）由逻辑功能来列出真值表输 入输 出 A B C Y0 0 00 0 10 1 00 1 11 0 01 0 。