= 计数器及其应用.ppt

9.3　计数器及其应用,计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能计数器种类很多按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器根据计数的增减趋势，又分为加法、减法和可逆计数器还有可预置数和可编程序功能计数器等等目前，无论是TTL还是CMOS集成电路，都有品种较齐全的9.3.1 中规模十进制计数器,中规模集成计数器使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列如图9.3.1所示仿真芯片与实际芯片各引脚对照如表9.3.1所示图9.3.1 CC40192仿真芯片引脚排列,,9 .3.1 仿真芯片与实际芯片各引脚对照表,图中 LOAD—置数端 UP—加计数端 DOWN—减计数端 CO—非同步进位输出端 BO—非同步借位输出端 A、B、C、D—计数器输入端QA (QA)、QB (QB)、QC (QC)、QD (QD) —数据输出端CLR—清除端 CC40192（同74LS192，二者可互换使用）的功能如表9.3.2，说明如下：,表9.3.2 74LS192与CC40192二者可互换使用表,当清除端CLR为高电平“1”时，计数器直接清零；CLR置低电平则执行其它功能。

当CLR为低电平，置数端LOAD也为低电平时，数据直接从置数端A、B、C、D置入计数器当CLR为低电平，LOAD为高电平时，执行计数功能执行加计数时，减计数端DOWN接高电平，计数脉冲由UP 输入；,在计数脉冲上升沿进行 8421 码十进制加法计数执行减计数时，加计数端UP接高电平，计数脉冲由减计数端DOWN输入，表9.3.3为8421码十进制加、减计数器的状态转换表表9.3.3 8421码十进制加、减计数器的状态转换表,加法计数,,减计数,,一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器,9.3.2用复位法获得任意进制计数器,假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器如图9.3.2所示 是一个特殊12进制的计数器电路方案在数字钟里，对时位的计数序列是1、2、…11，12、1、…是12进制的，且无0数如图所示，当计数到13时，通过与非门产生一个复位信号，使CC40192(2)〔时十位〕直接置成0000，而CC40192(1)，即时的个位直接置成0001，从而实现了1～12计数。

图9.3.2 特殊12进制的计数器电路方案,电路中十六进制显示器调用：点击其他部件库的图标 ，显示如图9.3.3所示对话框，,,图9.3.3 带译码的七段数码显示器对话框,在对话框中选择带译码的七段数码显示器(DCD HEX)：有4条引脚线，从左到右，分别对应4位二进制数的最高位到最低位，可显示0一F之间的16个数七段数码显示器(SEVEN SEG DISPLAY)：,显示器的每一段和引脚之间有惟一的对应关系在某一引脚上加上高电平，其对应的数码段就发光显示如要用七段数码显示器显示十进制数，需要有一个译码电路9.3.3 数字钟晶振时基电路,图9.3.4所示电路是由12位二进制串行计数器/分频器CC4040和六反相器CC4069等构成的数字钟晶振时基电路电路中，CC4069的门U1A和门U1B构成振荡频率为32798Hz的晶体振荡器其输出经CC4069的门U1C整形后送至CC4040的端CC4040的输出端由二极管VD1（VD1）～VD3（VD3）置成分频系数为21+25+29=546，经分频后在输出端Q9上便可输出一个60HZ的时钟信号供给数字钟集成电路图9.3.4 数字钟晶振时基电路,。